Manualsbrain.com
  1. Manuals
  2. Brands
  3. Renesas
  4. rl78
  5. User Manual

Renesas rl78 User Manual

Download
Page of 1004
 
RL78/G1A 
 
CHAPTER  6   TIMER  ARRAY  UNIT 
R01UH0305EJ0200  Rev.2.00 
 
 
258  
Jul 04, 2013 
Figure 6-55.  Example of Set Contents of Registers to Measure Input Pulse Interval 
 
(a)  Timer mode register mn (TMRmn) 
 
15 
14 
13 
12 
11 
10
9 8 7 6 5 4 3 2 1 0   
TMRmn 
CKSmn1
 
1/0 
CKSmn0
 
0 
 
0 
CCSmn
 
0 
M/S
Note
 
0 
STSmn2
0 
STSmn1
0 
STSmn0
1 
CISmn1
1/0
CISmn0
1/0
 
0 
 
0 
MDmn3
 
0 
MDmn2
 
1 
MDmn1
 
0 
MDmn0
1/0
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Operation mode of channel n 
010B: Capture mode 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Setting of operation when counting is started
0:  Does not generate INTTMmn when 
counting is started. 
1:  Generates INTTMmn when counting is 
started. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Selection of TImn pin input edge 
00B: Detects falling edge. 
01B: Detects rising edge. 
10B: Detects both edges. 
11B: Setting prohibited 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Capture trigger selection 
001B: Selects the TImn pin input valid edge. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Setting of MASTERmn bit (channels 2, 4, 6) 
0: Independent channel operation 
Setting of SPLITmn bit (channels 1, 3) 
0: 16-bit timer mode. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Count clock selection 
0: Selects operation clock (f
MCK
). 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Operation clock (f
MCK
) selection 
00B: Selects CKm0 as operation clock of channel n. 
10B: Selects CKm1 as operation clock of channel n.  
01B: Selects CKm2 as operation clock of channels 1, 3 (This can only be selected channels 1 and 3). 
11B: Selects CKm3 as operation clock of channels 1, 3 (This can only be selected channels 1 and 3). 
 
(b)  Timer output register m (TOm) 
 
Bit n 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
TOm 
TOmn 
0
 
 
0: Outputs 0 from TOmn.
 
 
(c)  Timer output enable register m (TOEm) 
 
Bit n 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
TOEm 
TOEmn
 
0 
 
0: Stops TOmn output operation by counting operation. 
 
(d)  Timer output level register m (TOLm) 
 
Bit n 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
TOLm 
TOLmn 
0
 
 
0: Cleared to 0 when TOMmn = 0 (master channel output mode).
 
 
(e)  Timer output mode register m (TOMm) 
 
Bit n 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
TOMm 
TOMmn 
0
 
 
0: Sets master channel output mode.
 
Note  TMRm2, TMRm4, TMRm6: 
MASTERmn bit 
 
TMRm1, TMRm3: 
SPLITmn bit 
 
TMRm0, TMRm5, TMRm7: 
Fixed to 0 
Remark  m: Unit number (m = 0), n: Channel number (n = 0 to 7 (however, timer input pin (TImn), timer output pin 
(TOmn) : n = 0, 1, 3 to 7))