Renesas rl78 User Manual

Page of 1004
 
RL78/G1A 
 
CHAPTER  12   SERIAL  ARRAY  UNIT 
R01UH0305EJ0200  Rev.2.00 
 
 
516  
Jul 04, 2013 
(1) Register setting 
 
Figure 12-83.  Example of Contents of Registers for UART Reception of UART 
(UART0 to UART2) (1/2) 
 
(a)  Serial mode register mn (SMRmn) 
 
15 
14 
13
12 
11 
10
9 8 7 6 5 4 3 2 1 0   
SMRmn 
CKSmn 
0/1 
CCSmn 
 
 
0
 
 
0
 
 
0
 
 
0
 
STSmn
1
 
 
0
 
SISmn0
0/1
 
1
 
 
0
 
 
0
 
MDmn2 
0
 
MDmn1 
1
 
MDmn0
0
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Operation clock (f
MCK
) of channel n 
0: Prescaler output clock CKm0 
    set by the SPSm register 
1: Prescaler output clock CKm1 
    set by the SPSm register 
 
0: Forward (normal) reception 
1: Reverse reception
 
 
 
Operation mode of channel n
0: Transfer end interrupt
 
 
(b)  Serial mode register mr (SMRmr) 
 
15 
14 
13
12 
11 
10
9 8 7 6 5 4 3 2 1 0   
SMRmr 
CKSmr 
0/1 
CCSmr 
 
 
0
 
 
0
 
 
0
 
 
0
 
 
0
 
 
0
 
 
0
 
 
1
 
 
0
 
 
0
 
MDmr2 
0
 
MDmr1 
1
 
MDmr0
0/1
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Same setting value as CKSmn 
bit 
 
 
 
 
 
 
 
 
 
 
 
 
Operation mode of channel r
0: Transfer end interrupt
1: Buffer empty interrupt
 
 
(c) Serial communication operation setting register mn (SCRmn) 
 
15 
14 
13
12 
11 
10
9 8 7 6 5 4 3 2 1 0   
SCRmn 
TXEmn 
RXEmn 
DAPmn
CKPmn 
 
EOCmn
PTCmn1
0/1
PTCmn0
0/1
DIRmn
0/1
 
0
SLCmn1
0
SLCmn0
1
 
0
 
 
1
 
DLSmn1 
0/1
 
Note 1
 
DLSmn0
0/1
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Setting of parity bit 
00B: No parity
 
 
 
 
 
 
 
 
 
01B: No parity judgment 
10B: Appending Even parity 
11B: Appending Odd parity
 
 
Selection of data transfer sequence  
0: Inputs/outputs data with MSB first 
1: Inputs/outputs data with LSB first.
 
Setting of data length
 
 
 
(d)  Serial data register mn (SDRmn) (lower 8 bits: RXDq) 
 
15 
14 
13
12 
11 
10
9 8 7 6 5 4 3 2 1 0   
SDRmn 
 
Baud rate setting 
 
Note 2
 
Receive data register 
 
 
 
 
Notes 1.  SCR01 only.  This bit is fixed to 1 for the other registers. 
 2. 
When UART performs 9-bit communication, bits 0 to 8 of the SDRm1 register are used as the 
transmission data specification area.  Only following UART0 can be specified for the 8-bit data length. 
 
Caution  For the UART reception, be sure to set the SMRmr register of channel r to UART transmission mode 
that is to be paired with channel n. 
 
Remarks 1.  m: Unit number (m = 0, 1), n: Channel number (n = 1, 3), mn = 01, 03, 11 
r: Channel number (r = n 
− 1), q: UART number (q = 0 to 2) 
 2. 
     : Setting is fixed in the UART reception mode,      : Setting disabled (set to the initial value)  
 
 
0/1: Set to 0 or 1 depending on the usage of the user 
RXDq 
<R>