Manualsbrain.com
  1. Manuals
  2. Brands
  3. Renesas
  4. rl78
  5. User Manual

Renesas rl78 User Manual

Download
Page of 1004
 
RL78/G1A 
 
CHAPTER  3   CPU  ARCHITECTURE 
R01UH0305EJ0200  Rev.2.00 
 
 
49  
Jul 04, 2013 
Figure 3-2.  Memory Map (R5F10ExC (x = 8, B, G, L)) 
 
Data memory 
space
Program 
memory 
space
0 0 0 0 0 H
E F F F F H
F 0 0 0 0 H
F 0 F F F H
F 1 0 0 0 H
F F 6 F F H
F F 7 0 0 H
F F E D F H
F F E E 0 H
F F E F F H
F F F 0 0 H
F F F F F H
0 7 F F F H
0 8 0 0 0 H
F 0 7 F F H
F 0 8 0 0 H
0 0 0 0 0 H
0 0 0 7 F H
0 0 0 8 0 H
0 0 0 B F H
0 0 0 C 0 H
0 0 0 C 3 H
0 0 0 C 4 H
0 0 F F F H
0 1 0 0 0 H
0 1 0 7 F H
0 1 0 8 0 H
0 1 0 B F H
0 1 0 C 0 H
0 1 0 C 3 H
0 1 0 C 4 H
0 7 F F F H
Vector table area
128 bytes
CALLT table area
64 bytes
Program area
Option byte area
Note 3
4 bytes
Vector table area
128 bytes
CALLT table area
64 bytes
Option byte area
Note 3
4 bytes
Program area
On-chip debug security
ID setting area
Note 3
10 bytes
0 1 F F F H
Boot cluster 0
Note 4
Boot cluster 1
0 1 0 C D H
0 1 0 C E H
On-chip debug security
ID setting area
Note 3
10 bytes
0 0 0 C D H
0 0 0 C E H
Special function register (SFR) 
256 bytes
General-purpose register 
32 bytes
RAM
Notes 1, 2
2 KB
Reserved
Special function register (2nd SFR) 
2 KB
Reserved
Code flash memory 
32KB
Data flash memory
4 KB
F 1 F F F H
F 2 0 0 0 H
Mirror 
24 KB
Reserved
F 7 F F F H
F 8 0 0 0 H
 
 
Notes 1.  During self programming and data flash rewriting, the stack, data buffer, and RAM addresses used as 
branch destinations for vectored interrupts or as sources or destinations of DMA transfers must not be 
allocated to the area between addresses FFE20H and FFEDFH. 
 2.  Instructions can be executed from the RAM area excluding the general-purpose register area. 
 
3.  When boot swap is not used:  Set the option bytes to 000C0H to 000C3H, and the on-chip debug security 
IDs to 000C4H to 000CDH. 
 
 
When boot swap is used:  
Set the option bytes to 000C0H to 000C3H and 010C0H to 010C3H, and the 
on-chip debug security IDs to 000C4H to 000CDH and 010C4H to 010CDH. 
 
4.  Writing boot cluster 0 can be prohibited depending on the setting of security (see 25.7  Security Setting). 
 
Caution 
While RAM parity error resets are enabled (RPERDIS = 0), be sure to initialize RAM areas where data 
access is to proceed and the RAM area + 10 bytes when instructions are fetched from RAM areas, 
respectively. Reset signal generation sets RAM parity error resets to enabled (RPERDIS = 0).  For details, 
see 22.3.3  RAM parity error detection function.