Motorola MVME1X7P User Manual

LCSR Programming Model

http://www.motorola.com/computer/literature

2-61

This register controls the VMEbus interrupter. 

These bits define the level of the VMEbus interrupt 
generated by the VMEchip2. A VMEbus interrupt is 
generated by writing the desired level to these bits. These 
bits always read 0 and writing 0 to these bits has no effect. 

This bit is the IRQ status bit. When this bit is high, the 
VMEbus interrupt has not been acknowledged. When this 
bit is low, the VMEbus interrupt has been acknowledged. 
This is a read-only status bit. 

This bit is the VMEbus interrupt clear bit. When this bit is 
set high, the VMEbus interrupt is removed. This feature is 
only used when the IRQ1 broadcast mode is used. Normal 
VMEbus interrupts should never be cleared. This bit 
always reads 0; writing a 0 to it has no effect. 

These bits control the function of the IRQ1 signal line on 
the VMEbus: 

The IRQ1 signal from the interrupter is
connected to the VMEbus IRQ1 signal line. 

The output from tick timer 1 is connected to
the VMEbus IRQ1 signal line. 

The IRQ1 signal from the interrupter is
connected to the VMEbus IRQ1 signal line. 

The output from tick timer 2 is connected to
the VMEbus IRQ1 signal line. 

31

30

29

28

27

26

25

24

IRQ1S

IRQC

IRQS

IRQL

R/W

S

R

S

0 PS

0 PS

0 PS

0 PS