Texas Instruments ADS61B23EVM User Manual

www.ti.com

Note that the THS4509 used on this EVM is pinout compatible with the

,

,

and

. Users can easily interchange the amplifier on this EVM and pick the appropriate amplifier

based on common-mode range, power supplies, and frequency of operation. Contact your local Texas
Instruments (TI) sales representative for assistance in selection of these amplifiers.

Connect a filtered, low-phase-noise clock input to J9. A transformer, T3, provides the conversion from a
single-ended clock signal into a differential clock signal.

The EVM also provides a clock distribution path using the CDCP1803. The CDCP1803 provides for a 1:3
LVDS fanout helpful when clocking multiple ADCs from the same clocking source. Users selecting this
input path should use a low-jitter square-wave input. In addition, the CDCP1803 jitter performance makes
this a valid clocking solution only for input frequencies in the first Nyquist zone, as jitter degrades SNR for
frequencies much above the first Nyquist zone. To use this path, change jumper JP8 to short 1–2, and
JP2, JP3, and JP4 to short pins 2–3.

The ADS61xx/ADS61B23 ADC parallel digital outputs are brought to J10, a high-density Samtec™
connector. Several options are available in processing the ADC data.

1. The mating logic analyzer breakout board can capture the ADC data using a logic analyzer. Users who

choose this option should use the companion breakout board and

for the connection details.

Users lacking access to a logic analyzer can use the TSW1100 to capture the digital data. See the
connection guidelines in

2. Users can create their own digital interface board which directly interfaces to the ADC. In this case,

they design their mating digital interface board with the Samtec part number QSO-060-01-F-D-A, which
is the companion part number to the EVM connector.

SLAU206B – September 2007 – Revised April 2008

7