Fujitsu FR81S User Manual

CHAPTER 36: EXTERNAL BUS INTERFACE 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : EXTERNAL BUS INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

25 

Indicates the start of access. This also functions as the address strobe. 

An "L" pulse is output for a period of 1 or 2 cycles from when the access starts.   

Outputs the address information of the access destination. 

This is output from when the access starts and continues until the access finishes.   

Indicates that the access destination address is within the corresponding CS area. External bus devices are 

required to process requests from the bus only when this signal is "L". After the configured count has 

finished from when the access started, "L" begins to be output, and this continues until the access finishes. 

Indicates the period of the write cycle strobe. After the configured count ends from when CSnX (n=0 to 3) 

is driven, this outputs "L" for write access. This returns to output "H" after the write auto wait count has 

ended. External bus devices are required to fetch the data of D16 to D31 within the period where WRnX 

(n=0, 1)="L". 

Write data is output from when the access begins. The write data output continues until the access finishes. 

External bus devices are required to fetch the data of D16 to D31 within the period where WRnX="L". 

This section shows the protocol for read access using an address/data multiplexed bus.   

Figure 5-3 Address/data multiplexed bus (Read operation example) 

 

 

c

 

y

 

c

 

l

 

e

 

n

 

o.

 

7

 

0

 

6

 

5

 

4

 

3

 

2

 

1

 

D

 

0

 

A

 

0

 

S

 

Y

 

S

 

CL

 

K

 

AS

 

X

 

CSnX

 

(n=0,1

 

,2,3)

 

R

 

D

 

X

 

Dxx (output)

 

H: Dxx is input 
L: Dxx is output

 

Dxx (input)

 

MN705-00010-1v0-E

1224