Manualsbrain.com
  1. Manuals
  2. Brands
  3. Fujitsu
  4. FR81S
  5. User Manual

Fujitsu FR81S User Manual

Download
Page of 2342
CHAPTER 39: RAMECC 
 
 
4. Registers 
 
FUJITSU SEMICONDUCTOR LIMITED 
CHAPTER : RAMECC 
FUJITSU SEMICONDUCTOR CONFIDENTIAL 
10 
4.4.  ECC False Error Generation Address Register XBS 
RAM : EFEARX 
The bit configuration of the ECC false error generation address register XBS RAM is shown. 
The ECC false error generation address register specifies the address where a false error of XBS RAM is 
generated. 
  EFEARX : Address 2406
H
 (Access : Byte, Half-word, Word) 
 
bit15 
bit14 
bit13 
bit12 
bit11 
bit10 
bit9 
bit8 
 
 
Reserved 
D14 
D13 
D12 
D11 
D10 
D9 
D8 
Initial value 
0 
0 
0 
0 
0 
0 
0 
0 
Attribute 
R0,W0 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
 
 
bit7 
bit6 
bit5 
bit4 
bit3 
bit2 
bit1 
bit0 
 
 
D7 
D6 
D5 
D4 
D3 
D2 
D1 
D0 
Initial value 
0 
0 
0 
0 
0 
0 
0 
0 
Attribute 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
 
[bit15] Reserved 
Always write "0" to this bit. 
 
[bit14 to bit0] D14 to D0 : False error generation address setting bits 
These bits set the address where false ECC error (a pseudo ECC error) of XBS RAM is caused. 
ECC error is caused because the write access to this address is generated at EFECRX:FERR ="1", and the 
written data contains the error according to the setting of EFECRX by intention. 
Note:   
The address above is offset in words. Calculate the absolute address by adding the lower 2 bits to the offset 
address mentioned above, and then adding the base address of XBS RAM. 
(Absolute address) = (0001_0000
H
) + (Offset indicated by EFEARX + 2b’00) 
 
MB91520 Series
MN705-00010-1v0-E
1301