Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

4. Registers 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

52 

The extended communication control register (ESCR) is used to set the transmission/reception data length 

as well as to fix the serial output at the "H" level. 

- ESCRn(n=0 to 11) : Address Base + 03

H

    (Access: Byte, Half-word, Word) 

 

7 

6 

5 

4 

3 

2 

1 

0 

bit 

SOP 

L[3] 

CSFE 

WT[1:0] 

L[2:0] 

 

0 

0 

0 

0 

0 

0 

0 

0 

Initial value 

R0,W 

R/W 

R/W 

R/W 

R/W 

R/W 

R/W 

R/W 

Attribute 

 

Bit name 

Function 

bit7  SOP: 

Serial output pin set bit 

⋅

  This bit is used to set the serial output pin at the "H" level. When you 

write "1" to this bit, the SOT pin will be set to "H". However, you do not 

have to write "0" to this bit. 

⋅

  A read always results in "0". 

Note: 

Do not set this bit during serial data transmission. 

bit5  CSFE: 

Serial chip select format 

enable bit 

Enable or disable format setting for each serial chip select pin. 

⋅

  When set to "0": Same data format and clock format will be set to all 

serial chip select pins 

⋅

  When set to "1": Data format and clock format will be set to serial chip 

select pins separately 

 

When this bit is set to "1", following setups will be set to serial chip select 

pins separately. 

⋅

  Inactive level for serial chip select 

⋅

  Mark level of serial clock 

⋅

  SPI transfer/normal transfer selection 

⋅

  Direction of serial data transfer 

⋅

  Serial data length 

Notes: 

⋅

  This bit setting will be invalid when any of following is met. 

⋅

  When chip select pin is disabled (SCSCR:CSEN3-0=“0000”b) 

⋅

  When mode is in slave (SCR:MS=1) 

bit4, 

bit3 

WT1, WT0: 

Data transmission/reception 

wait select bits 

In the master mode, these bits set the number of wait for a successive data 

transmission or reception. Operation in the slave mode is "00". 

⋅

  "00": SCK will be output sequentially. 

⋅

  "01": SCK will be output after waiting for 1-bit time. 

⋅

  "10": SCK will be output after waiting for 2-bit time. 

⋅

  "11": SCK will be output after waiting for 3-bit time. 

MN705-00010-1v0-E

1365