Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

6. Operation of CSIO 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

199 



 Features 

 

 

Item 

Description 

1  Mark level of serial clock (SCK) 

"L" 

2  Transmission data output timing 

SCK rising edge 

3  Reception data sampling 

SCK falling edge 

4  Data length 

5 to 16, 20, 24, 32 bits 

 


 Register Settings 

The following table lists the register settings required for normal transfer (II). 

SCR:SPI*

1

=0, SMR:MD2=0, MD1=1, MD0=0, SCINV*

1

=1 

Master operations: SCR:MS=0, SMR:SCKE=1 

Slave operations: SCR:MS=1, SMR:SCKE=0 

*1: Bit settings depend on the condition. See Table 6-3 for details. 

Use proper usage for setting the registers other than the above. 

 



 Normal Transfer (II) Timing Chart (Serial Chip Select Pin Unused) 

Figure 6-10 Normal Transfer (II) Timing Chart (Serial Chip Select Pin Unused) 

 

 

＊A 

● Transmission  
operation 

SCK 

SOUT 

TDR RW 

TXE 

D0 

D7 

D1  D2  D3  D4  D5  D6 

Mark level 

● Reception  
operation 

SIN 

RXE 

Sampling 

1

st

 byte 

RDRF 

TDRE 

D0  D1  D2  D3  D4  D5  D6  D7 

2

nd

 byte 

D0  D1  D2  D3  D4  D5  D6  D7  D0  D1  D2  D3  D4  D5  D6  D7 

RDR RD 

*A： 

”H” when SCR:MS=0 

            Value of D7 when SCR:MS=1 

 

MN705-00010-1v0-E

1512