Fujitsu FR81S User Manual

Page of 2342
CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 
 
 
6. Operation of CSIO 
 
FUJITSU SEMICONDUCTOR LIMITED 
CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 
FUJITSU SEMICONDUCTOR CONFIDENTIAL 
229 
6.2.6. Operation of Serial Chip Select 
This section explains the operation of the serial chip select. 
 Operation of master mode (SCR:MS="0") 
In master mode (SCR:MS=0), the serial chip select pin operates as shown below: 
(1) With the serial chip select operation enabled (SCSCR:CSENn="1") and transmission enabled 
(SCR:TXE="1"), writing transmission data makes the serial chip select pin active. 
(2) The transmission/reception operation starts after the setup time of the serial chip select pin has passed. 
(3) The transmission/reception operation is terminated after the data transmission/reception operation is 
repeated as many as the number of times set with TBYTE. 
(4) Then, after the hold time of serial chip select pin has passed, the serial chip select pin become inactive. 
Figure 6-21 Operation of Serial Chip Select (Master Transmission (MS="0"),   
Normal Transfer (SPI="0"), SCINV="0") 
SCK
Hold
delay
Setup
delay
SCS output
D0
D1
D2
D5
D6
D7
Transmission data
TDR RW
*1:Internal counter to be count transmission bytes
TBYTE
・・・
・・・
・・・
・・・
N*2
N-1
N
N
Transmissions 
counter*1
 
 
 
Figure 6-22 Operation of Serial Chip Select (Master Transmission (MS="0"),   
Normal Transfer (SPI="1"), SCINV="0") 
Hold
delay
Setup
delay
SCS output
D0
D1
D2
D5
D6
D7
Transmission data
TDR RW
SCK
*1:Internal counter to be count transmission bytes
TBYTE
・・・
・・・
・・・
・・・
N*2
N-1
N
N
Transmissions 
counter*1
 
 
 
 
MB91520 Series
MN705-00010-1v0-E
1542