Fujitsu FR81S User Manual

Page of 2342
CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 
 
 
8. Operation of I2C 
 
FUJITSU SEMICONDUCTOR LIMITED 
CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 
FUJITSU SEMICONDUCTOR CONFIDENTIAL 
368 
 
Figure 8-43 Slave Reception Interrupt (2)-when FIFO is Disabled 
(SSR:DMA="0", IBCR:WSEL="1", IBSR:RSA="0") 
 
           S  Slave Address  W   ACK Data   ACK  Data   ACK  Data   ACK P or Sr 
                                   △     △          △         △    ▲ 
                                 ①     ②          ②         ③ 
S: Start condition 
W: Data direction bit (Write direction) 
P: Stop condition     
Sr: Repeated start condition 
: Interrupt because of INTE = "1" 
: Interrupt because of CNDE = "1" 
(1) An interrupt generated by ACK output due to the match with the slave address 
    - Write ACKE="1", INT = "0" 
(2) An interrupt generated by 1 byte reception 
    - Read the reception data from the reception buffer, and write INT = "0" 
(3) An interrupt generated by 1 byte reception 
    - Read the reception data from the reception buffer, and write INT = "0" 
 
 
 
 
Figure 8-44 Slave Reception Interrupt (3)-when FIFO is Disabled 
(SSR:DMA="0", IBCR:WSEL="1", IBSR:RSA="0") 
 
           S  Slave Address  W   ACK Data   ACK  Data   ACK  Data  NACK P or Sr 
                                   △     △          △         △    △▲ 
                                 ①     ②          ②         ②    ③    
S: Start condition 
W: Data direction bit (Write direction) 
P: Stop condition     
Sr: Repeated start condition 
: Interrupt because of INTE = "1" 
: Interrupt because of CNDE = "1" 
(1) An interrupt generated by ACK output due to the match with the slave address 
    - Write ACKE="1", INT = "0" 
(2) An interrupt generated by 1 byte reception 
    - Read the reception data from the reception buffer, and write INT = "0" 
(3) An interrupt generated by NACK response 
    - Write INT = "0" 
 
 
 
 
Figure 8-45 Slave Reception Interrupt (4)-when FIFO is Enabled   
(SSR:DMA="0" IBSR:RSA="0") 
 
           S  Slave Address  W   ACK Data   ACK  Data   ACK  Data   ACK P or Sr 
                                                                       ▲ 
                                                                     ① 
S: Start condition 
W: Data direction bit (Write direction) 
P: Stop condition     
Sr: Repeated start condition 
: Interrupt because of CNDE = "1" 
(1) An interrupt generated by the detection of a stop condition or a repeated start condition 
    - Read all data from the reception FIFO 
 
 
 
 
MB91520 Series
MN705-00010-1v0-E
1681