Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

8. Operation of I2C 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

371 

Figure 8-50 Slave Reception Interrupt (9)-when FIFO is Disabled 

(SSR:DMA="1", IBCR:WSEL="1", IBSR:RSA="0") 

 

           S  Slave Address  W   ACK Data   ACK  Data   ACK  Data  NACK P or Sr 

                                   △     ■          ■         ■    △▲ 

                                 ①     ②          ②         ②    ③    

S: Start condition 

W: Data direction bit (Write direction) 

P: Stop condition     

Sr: Repeated start condition 



: Interrupt because of INTE = "1" 



: Interrupt because of CNDE = "1" 

n: Interrupt by RIE = "1" 

(1) An interrupt generated by ACK output due to the match with the slave address 

    - ACKE="1", INT="0" write 

(2) An interrupt generated by 1 byte reception 

    - reception data is read from the reception buffer. 

(3) An interrupt generated by NACK response 

    - INT="0" write 

 

 

 

 

 

Figure 8-51 Slave Reception Interrupt (10)-when FIFO is Enabled   

(SSR:DMA="1" IBSR:RSA="0") 

 

           S  Slave Address  W   ACK Data   ACK  Data   ACK  Data   ACK P or Sr 

                                                                       ▲ 

                                                                     ① 

S: Start condition 

W: Data direction bit (Write direction) 

P: Stop condition     

Sr: Repeated start condition 



: Interrupt because of CNDE = "1" 

(1) An interrupt generated by the detection of a stop condition or a repeated start condition 

    - Read all data from reception FIFO 

 

 

 
 

 

MN705-00010-1v0-E

1684