Fujitsu FR81S User Manual

CHAPTER 41: CAN 

 

 

4. Registers 

 

FUJITSU SEMICONDUCTOR LIMITED 

 : CAN 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

28 

This section shows the message interface register. 

Provides two pairs of message interface registers to control access from the CPU to the message RAM. 

There are two pairs of message interface registers used to control access from the CPU to the message 

RAM. These two pairs of registers avoid conflict between accesses from the message RAM to the CPU and 

from the CAN controller by buffering transferred data (message object). The message object (for message 

object, see "4.4 Message Object") transfers messages between the message interface register and the 

message RAM. 

The functions for two pairs of message interface registers are the same expect the test basic mode, and these 

registers can operate independently. For example, the message interface register of IF2 can be used for 

readout from the message RAM while the message interface register of IF1 is being written into the 

message RAM. Table 4-4 shows two-pairs of message interface registers. 

The message interface register consists of the command register (command request, command mask 

registers) and the message buffer register (mask, arbitration, message control and data registers) controlled 

by this command register. The command mask register indicates data transfer direction and which part of 

the message object will be transferred. The command request register selects the message number and 

performs the operation set to the command mask register. 

Table 4-4 IF1, IF2 Message Interface Registers 

Address 

IF1 register set 

Address 

IF2 register set 

Base + 10

H

 

IF1 command request 

Base + 40

H

 

IF2 command request 

Base + 12

H

 

IF1 command mask 

Base + 42

H

 

IF2 command mask 

Base + 14

H

 

IF1 mask 2 

Base + 44

H

 

IF2 mask 2 

Base + 16

H

 

IF1 mask 1 

Base + 46

H

 

IF2 mask 1 

Base + 18

H

 

IF1 arbitration 2 

Base + 48

H

 

IF2 arbitration 2 

Base + 1A

H

 

IF1 arbitration 1 

Base + 4A

H

 

IF2 arbitration 1 

Base + 1C

H

 

IF1 message control 

Base + 4C

H

 

IF2 message control 

Base + 20

H

 

IF1 data A1 

Base + 50

H

 

IF2 data A1 

Base + 22

H

 

IF1 data A2 

Base + 52

H

 

IF2 data A2 

Base + 24

H

 

IF1 data B1 

Base + 54

H

 

IF2 data B1 

Base + 26

H

 

IF1 data B2 

Base + 56

H

 

IF2 data B2 

MN705-00010-1v0-E

1721