Fujitsu FR81S User Manual

Page of 2342
CHAPTER 41: CAN 
 
 
4. Registers 
 
FUJITSU SEMICONDUCTOR LIMITED 
CHAPTER
 : CAN 
FUJITSU SEMICONDUCTOR CONFIDENTIAL 
49 
Set/reset conditions of the TxRqst bits are shown below. 
Set condition 
It is possible to set the TxRqst of a specific object by setting "1" to the WR/RD of the IFx command 
mask register (IFxCMSK) and "1" to the TxRqst while writing data to the IFx command request 
register (IFxCREQ). 
When the WR/RD of the IFx command mask register (IFxCMSK) is set to "1", the TxRqst is set to 
"0", the Control is set to "1", and the TxRqst of the IFx message control register (IFxMCTR) is set to 
"1", it is possible to set the TxRqst of a specific object by writing data to the IFx command request 
register (IFxCREQ). 
The bit will be set by a reception of remote frame that has passed the acceptance filter when the Dir 
bit and RmtEn bit are set to "1" respectively. 
Reset condition 
When the WR/RD of the IFx command mask register (IFxCMSK) is set to "1", the TxRqst is set to 
"0", the Control is set to "1", and the TxRqst of the IFx message control register (IFxMCTR) is set to 
"0", it is possible to reset the TxRqst of a specific object by writing data to the IFx command request 
register (IFxCREQ). 
When frame transmission is completed successfully, the bit will be reset. 
The bit will be reset by a reception of remote frame that has passed the acceptance filter when the 
Dir bit is set to "1", the RmtEn bit is set to "0", and the UMask is set to "1". 
See the following table to confirm the transmission request bit for CAN macro equipped with 128 message 
buffers. 
Table 4-6 Transmission Request Bit for CAN Macro Equipped with 128 Message Buffers 
 
 
addr + 0 
addr + 1 
addr + 2 
addr + 3 
TREQR 6 & 5 
TxRqst 96 to 65 
(address 88
H
TxRqst96 to 89  TxRqst88 to 81  TxRqst80 to 73  TxRqst72 to 65 
TREQR 8 & 7 
TxRqst 128 to 97 
(address 8C
H
TxRqst128 to 
121 
TxRqst120 to 
113 
TxRqst112 to 
105 
TxRqst104 to 97 
Notes: 
  When the message buffer with the lowest priority is used for transmission and the TXRqst is set to "1" and 
then to "0" to cancel transmission, setting the TXRqst to "1" again may not, depending on the timing, result 
in transmission of a message until one of the following events occurs: 
  A valid message is transmitted on the CAN bus. 
  A transmission request is issued to other message buffer. 
  CAN is initialized by the Init bit. 
If there is a situation in which transmission is canceled due to system reasons, either do not use the message 
buffer with the lowest priority as the transmission message buffer or, after transmission cancellation, 
generate one of the above events and then set the TxRqst to "1" again. 
  When the TxRqst bit is "1", do not change the message objects of ID28 to ID0, DLC3 to DLC0, Xtd, and 
Data7 to Data0. Otherwise, message objects before and after the change may be transmitted in a mixed way 
or message objects after the change may not be transmitted. Change them when the TxRqst bit is "0". 
 
MB91520 Series
MN705-00010-1v0-E
1742