Fujitsu FR81S User Manual

CHAPTER 49: BUS DIAGNOSIS FUNCTION 

 

 

4. Registers 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : BUS DIAGNOSIS FUNCTION 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

10 

[bit11 to bit8] AER3 to AER0: Address parity error 

Address parity error flag. Parity is calculated for each piece of 8-bit address. If an error occurs, the 

associated bit is set to "1".   

For AER[3]=1, a parity error occurs in bit7 to bit0 of address.   

For AER[2]=1, a parity error occurs in bit15 to bit8 of address.   

For AER[1]=1, a parity error occurs in bit23 to bit16 of address.   

For AER[0]=1, a parity error occurs in bit31 to bit24 of address.   

If these bits are "0", this indicates that no error occurs. If any one of these bits is set to "1", NMI occurs.   

These bits are read-only. To clear them to "0", write "1" in the PECLR bit. 

These bits are not updated while any one of them is "1", any one of the DER bits is "1", or the CNER bit is 

"1". 

 

[bit7] PECLR: Parity error clear 

Parity error clear bit. If "1" is written in this bit, the DER, AER, and CNER bits are set to "0". This bit is 

always "0" during reading. Writing "0" in this bit is ignored. This bit is write-only. 

[bit6 to bit2] Undefined 

"0" is always read. Writing does not affect operation. 

[bit1] CNER: Control parity error 

Control parity error bit. Read/write signals for controlling buses and the data size control signal are handled 

as data. If a parity error occurs, this bit is set to "1".   

If this bit is "0", this indicates that no error occurs. This bit is not updated while "1" is set in this bit. If this 

bit is set to "1", NMI occurs.   

This bit is read-only. To clear it to "0", write "1" in the PECLR bit. 

This bit is not updated while this bit is "1", any one of the AER bits is "1", or the CNER bit is "1". 

 

[bit0] RDWR: Data direction 

Data direction flag. If a data or address parity error occurs, this bit indicates that the error has occurred 

during reading or writing.   

The read direction is indicated when this bit is "0".   

The write direction is indicated when this bit is "1". 

⋅

 

Writing "1" in the PECLR bit does not influence this bit. 

⋅

 

This bit is not updated while the DER, AER, or CNER bit is "1". 

⋅

 

This bit is valid when any one of the DER, AER, and CNER bits is "1". 

 

MN705-00010-1v0-E

2103