Fujitsu FR81S User Manual

Page of 2342
CHAPTER 51: TIMING PROTECTION UNIT 
 
 
4. Registers 
 
FUJITSU SEMICONDUCTOR LIMITED 
CHAPTER : TIMING PROTECTION UNIT 
FUJITSU SEMICONDUCTOR CONFIDENTIAL 
16 
4.9.  TPU Timer Control Register 00 to 07 : TPUTCN00 to 07 
The bit configuration of TPU timer control register 00 to 07 is shown below. 
 TPUTCN00 to TPUTCN07 : Address 0930
H
 to 094C
H
 (Access : Byte, Half-word, 
Word) 
 
bit31 
bit30 
bit29 
bit28 
bit27 
bit26 
bit25 
bit24 
 
 
START 
STOP 
CONT 
IES 
IEC 
IRC 
Reserved 
Initial  value 
Attribute 
R0,W 
R0,W 
R0,W 
R0,W 
R0,W 
R0,W 
R0,W0 
R0,W0 
 
 
 
 
 
 
 
 
 
 
bit23 
bit22 
bit21 
bit20 
bit19 
bit18 
bit17 
bit16 
 
 
ECPL[23:16] 
Initial value 
Attribute 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
 
 
 
 
 
 
 
 
 
 
bit15 
bit14 
bit13 
bit12 
bit11 
bit10 
bit9 
bit8 
 
 
ECPL[15:8] 
Initial value 
Attribute 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
 
 
 
 
 
 
 
 
 
 
bit7 
bit6 
bit5 
bit4 
bit3 
bit2 
bit1 
bit0 
 
 
ECPL[7:0] 
Initial value 
Attribute 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
 
It is a control register of each timer.   
 
[bit31] START (Start) : Timer operation start 
This bit is used to instruct to start the timer operation. The timer operation is started to write 1 to this bit. 
The readout value is always 0. 
When operation is started by this bit at a normal mode, the timer starts counting from 0. 
When operation is started by this bit at the overflow mode, the timer starts counting from 0 or 
ECPL[23:0](TPUTCN1n.PL=1). 
Writing 0 to the bit cause no influence in operation. 
[bit30] STOP (Stop) : Timer operation stop 
This bit is used to instruct timer to stop. The timer operation is stopped to write 1 to this bit. 
The readout value is always 0. Writing 0 to the bit cause no influence in operation. 
 
 
MB91520 Series
MN705-00010-1v0-E
2183