Fujitsu FR81S User Manual

CHAPTER 7: RESET 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

RESET 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

21 

The watchdog reset 0 is shown. 

It is a hardware reset input from the FR81S-core built-in watchdog timer 0 (software watchdog). 

Resets due to this reset factor will be detected as an irregular reset only at the time of reset timeout. Whether 

or not an irregular reset has been detected, an initialize reset (INIT) will be issued.   

MN705-00010-1v0-E

274