Fujitsu FR81S User Manual

CHAPTER 8: DMA CONTROLLER (DMAC) 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : DMA CONTROLLER (DMAC) 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

27 

The common Items for all channels is shown below. 

“5.1 DMA Operation Enable” explains the register settings for the entire DMAC control. 



 DMA Operation Enable 

The entire DMAC operation can be controlled using the DMACR:DME. 

⋅

 

DMA operation disabled (DMACR:DME = 0) 

⋅

 

DMA operation enabled (DMACR:DME = 1) 



 Channel Priority 

A channel priority can be set by the DMACR:AT. 

⋅

 

Fixed priority (DMACR:AT = 0) 

⋅

 

Round robin (DMACR:AT = 1) 



 DMA Transfer Suppression Setting for Interrupt Occurrence 

The DMA transfer suppression control during user NMI occurrence can be set by the DNMIR:NMIHD. 

⋅

 

Stops DMA transfer by the user NMI. (DNMIR:NMIHD = 0) 

⋅

 

Does not stop DMA transfer by the user NMI. (DNMIR:NMIHD = 1) 

 

Also, an interrupt level, which precedes the DMA transfer when an interrupt occurs, can be set by 

DILVR:LVL. Allowed interrupt levels are 0x1F to 0x10. 

MN705-00010-1v0-E

326