Fujitsu FR81S User Manual

CHAPTER 11: I/O PORTS 

 

 

4. Registers 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : I/O PORTS 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

14 

The bit configuration of extended port function register 00 to 88 is show below. 

These registers control switching between the peripheral and the external bus, I/O relocation and I/O 

multiplexing. Unlike other port registers, these registers have an enable bit for each peripheral, rather than 

for each pin. 

When I/O relocation is executed, glitch occurs by switching and operation may happen by recognition as a 

signal change. Therefore, execute I/O relocation for input neglecting inputs from peripheral resource. The 

external interrupt flag must be cleared before the interrupt is enabled.   

Pin assignment to peripheral resources is made by the registers of PFR and EPFR. However, since all 

registers cannot be changed at one time, I/O relocation for outputs must be executed in the port setting state 

(PFRxx.P[n]=0). 

EPFR00 to EPFR88 are key code target registers. 

 

MN705-00010-1v0-E

409