Fujitsu FR81S User Manual

CHAPTER 19: BASE TIMER 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

 : BASE TIMER 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

79 

This section explains interrupts of the 16-bit PPG timer operation. 

An interrupt request is generated in one of the following events: 

⋅

 

An activation trigger is detected. (trigger interrupt request) 

⋅

 

An underflow occurs based on the value of H width setting reload register (BTxPRLH). (underflow 

interrupt request) 

 

Table 5-5 Interrupt Occurrence Conditions 

Interrupt request 

Interrupt request flag 

Permission of 

interrupt request 

Interrupt request clear 

Trigger interrupt request 

BTxSTC:TGIR = 1 

BTxSTC:TGIE = 1 

Set the TGIR bit of 

BTxSTC to "0". 

Underflow interrupt request 

BTxSTC:UDIR = 1 

BTxSTC:UDIE = 1 

Set the UDIR bit of 

BTxSTC to "0". 

⋅

 

Once the generation of an interrupt request is enabled while the interrupt request flag is "1", an interrupt 

request will be issued when the interrupt is enabled. 

⋅

 

To enable the generation of an interrupt request, perform one of the following operations: 

⋅

  Clear the current interrupt request before enabling the generation of an interrupt request. 

⋅

  Clear the current interrupt request when enabling the interrupt. 

⋅

 

Either clear the current interrupt request after disabling the generation of an interrupt request or clear the 

current interrupt request within the interrupt processing routine. 

⋅

 

Set an interrupt level corresponding to the interrupt vector number, using interrupt control registers 

(ICR00 to ICR47). For information on interrupt level setting, see the chapter entitled "CHAPTER: 

INTERRUPT CONTROL (INTERRUPT CONTROLLER)". 

 

MN705-00010-1v0-E

712