Fujitsu FR81S User Manual

CHAPTER 22: 32-BIT OUTPUT COMPARE 

 

 

4. Registers 

 

FUJITSU SEMICONDUCTOR LIMITED 

 : 32-BIT OUTPUT COMPARE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

13 

The bit configuration of the output level control register is shown below. 

This register is to control compare output (OUT pin) operation mode and compare output level. 

x: Channel number 6, 8, 10 

y: Channel number 7, 9, 11 



 OCLS67 (Output compare 67): Address 007B



 OCLS89 (Output compare 89): Address 007F



 OCLS1011 (Output compare 1011): Address 0F9F

 

 

bit7 

bit6 

bit5 

bit4 

bit3 

bit2 

bit1 

bit0 

 

 

- 

- 

- 

- 

OLSy 

OLSx 

OMSy 

OMSx 

Initial value 

X 

X 

X 

X 

0 

0 

0 

0 

Attribute  RX,WX 

RX,WX 

RX,WX 

RX,WX 

R/W 

R/W 

R/W 

R/W 

 

[bit7 to bit4] : Undefined 

The read value is undefined. Writing has no effect on operation. 

[bit3] OLS : Output level specification (Output compare y) 
[bit2] OLS : Output level specification (Output compare x) 

OLS 

Operation 

0 

When compare match, the output level is made "L". 

1 

When compare match, the output level is made "H". 

⋅

 

It is a bit that specifies the pin output level of the compare register. 

⋅

 

When output mode selection bit(OMS) is "1", the pin output outputs the level specified by this bit when 

the free-run timer is corresponding to the compare register. 

⋅

 

When output mode selection bit(OMS) is "0", the pin output is reversed regardless of this bit value. 

 
[bit1] OMS : Output mode selection (Output compare y) 
[bit0] OMS : Output mode selection (Output compare x) 

OMS 

Operation 

0 

When compare match, the output level is reversed. 

1 

When compare match, the level specified by output level specification bit(OLS) is output. 

⋅

 

It is bit that specifies the operation of the output pin when the free-run timer is corresponding to the 

compare register. 

 

 

 

MN705-00010-1v0-E

850