Fujitsu FR81S User Manual

CHAPTER 23: 32-BIT INPUT CAPTURE 

 

 

9. Notes 

 

FUJITSU SEMICONDUCTOR LIMITED 

 : 32-BIT INPUT CAPTURE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

33 

This section explains notes of the 32-bit input capture. 



 Input capture data register 

The input capture register value is undefined after a reset. 

Reading of the input capture data register must be performed in word (32-bit mode) access. 



  Cycle measurement data register 

Reading of the cycle measurement data register must be performed in word (32-bit mode) access. 



 Read-modify-write 

The input capture interrupt request bits (ICP4 to ICP9) are "1" when read using a read-modify-write. 



  Note when interrupt is processed 

⋅

  It is necessary to clear the interrupt request flag (ICPn) to "0" to return from the interrupt processing, 

when "1" is set to interrupt request flag (ICPn) of input capture control register (ICS), and the interrupt 

request is set to enable (ICS.ICEn=1). 

⋅

  When the level of external input pin (ICUn) switches while the interrupt routine is being processed after 

the interrupt request flag (ICPn) of the input capture control register (ICS) is set to "1", the effective 

edge instruction (IEIn) of the input capture control register (ICS) shows the detected latest edge. 

Moreover, when the cycle and pulse width measurement operates, the edge of the external input pin 

(ICUn) is detected while the interrupt routine is being processed, and the cycle and the pulse width are 

measured, measured latest information is shown in the cycle measurement data register (MSCYn) and the 

input capture data register (IPCPn). 

 

 

 

MN705-00010-1v0-E

908