IBM 10 SP1 EAL4 User Manual

The instruction set for the PowerPC processor is given in the book at the following URL: 

For each instruction, the description in the book lists whether it is available only in supervisor mode or not. 
The following instructions are tested by the AMTU:

•

TLBSYNC:  TLB Synchronize

•

MFSR:  Move from Segment Register

•

MFMSR:  Move From Machine State Register

The expected outcome from attempting to execute these instructions is an ILLEGAL Instruction signal 
(SIGILL – 4).

The book entitled Principles of Operation is a handy reference for the System z architecture:

The following privileged instructions are tested by this tool:

•

PTLB:  Purge TLB

•

RRBE:  Reset reference bit extended

•

PALB:  Purge ALB

•

EPAR:  Extract Primary ASN

•

HSCH:  Halt subchannel

•

LPSW:  Load PSW (To test the CPU control register).

The expected outcome from attempting to execute these instructions is an ILLEGAL Instruction signal 
(SIGILL – 4).

Section 4.9 from the Intel Architecture Software Developer's Manual Volume 3: System Programming book at 

 gives a list of privileged instructions 

available for the x86 architecture.
This tool tests the following privileged instructions:

•

HLT: halt the processor

•

RDPMC: read performance-monitoring counter

•

CLTS:  Clear task-switched flag in register CR0.

•

LIDT:  Load Interrupt Descriptor Table Register

•

LGDT: Load Global Descriptor Table Register

•

LTR: Load Task Register

•

LLDT: Load Local Descriptor Table Register

205