Renesas R5S72621 User Manual

 

Section 31   On-Chip RAM 

R01UH0134EJ0400  Rev. 4.00  

 

Page 1675 of 2108 

Sep 24, 2014 

 

 

 
SH7262 Group, SH7264 Group 

When the same page of the on-chip high-speed RAM or the on-chip large-capacity RAM is 
accessed from different buses simultaneously, a conflict on the page occurs. Although each access 
is completed correctly, this kind of conflict degrades the memory access speed. Therefore, it is 
advisable to provide software measures to prevent such conflicts as far as possible. For example, 
no conflict will arise if different pages are accessed by each bus. 

Before disabling memory operation or write access to the on-chip high-speed RAM through the 
RAME or RAMWE bit, be sure to read from any address and then write to the same address in 
each page; otherwise, the last written data in each page may not be actually written to the RAM. 

// For page 0
   MOV.L  #H'FFF80000,R0
   MOV.L  @R0,R1
   MOV.L  R1,@R0

 // For page 1
   MOV.L  #H'FFF84000,R0
   MOV.L  @R0,R1
   MOV.L  R1,@R0

 // For page 2
   MOV.L  #H'FFF88000,R0
   MOV.L  @R0,R1
   MOV.L  R1,@R0

 // For page 3
   MOV.L  #H'FFF8C000,R0
   MOV.L  @R0,R1
   MOV.L  R1,@R0