Manualsbrain.com
  1. Manuals
  2. Brands
  3. Renesas
  4. R5S72621
  5. User Manual

Renesas R5S72621 User Manual

Download
Page of 2152
 
Section 37   Electrical Characteristics 
Page 2030 of 2108 
 
R01UH0134EJ0400  Rev. 4.00 
 
 Sep 
24, 
2014 
SH7262 Group, SH7264 Group
37.4.13
  NAND Type Flash Memory Controller Timing 
Table 37.17  NAND Type Flash Memory Interface Timing 
Item Symbol Min. 
Max. 
Unit 
Figure 
Command output setup time 
t
NCDS
 2 
 t
fcyc
 
 10 
 ns 
Figures 
37.60, 
37.64 
Command output hold time 
t
NCDH
 1.5 
 t
fcyc
 
 5 
 ns 
Data output setup time 
t
NDOS
 0.5 
 t
wfcyc
 
 5  ns 
Figures 
37.60, 
37.61, 37.63, 
37.64 
Data output hold time 
t
NDOH
 0.5 
 t
wfcyc
 
 10  ns 
Command to address transition  
time 1 
t
NCDAD1
 1.5 
 t
fcyc
 
 10  ns 
Figures 
37.60, 
37.61 
Command to address transition  
time 2 
t
NCDAD2
 2 
 t
fcyc
 
 10 
 ns 
Figure 
37.61 
FWE cycle time 
t
NWC
 
t
wfcyc
 
 5 
 ns 
Figures 
37.61, 
37.63 
FWE low pulse width 
t
NWP
 0.5 
 t
wfcyc
 
 5  ns 
Figures 
37.60, 
37.61, 37.63, 
37.64 
FWE high pulse width 
t
NWH
 0.5 
 t
wfcyc
 
 5  ns 
Figures 
37.61, 
37.63 
Address to ready/busy transition time t
NADRB
 
 32 
 t
pcyc
ns Figures 
37.61, 
37.62 
Command to ready/busy transition 
time 
t
NCDRB
 
 10 
 t
pcyc
ns Figures 
37.61, 
37.62 
Ready/busy to data read transition 
time 1 
t
NRBDR1
 1.5 
 t
fcyc
 
 ns 
Figure 
37.62 
Ready/busy to data read transition 
time 2 
t
NRBDR2
 32 
 t
pcyc
 
 ns 
FRE cycle time 
t
NSCC
 
t
wfcyc
 
 5 
 ns 
FRE low pulse width 
t
NSP
 0.5 
 t
wfcyc
 
 5  ns 
Figures 
37.62, 
37.64