Kingston Technology 2GB 533MHz DDR2 ECC Fully Buffered CL4 DIMM Dual Rank, x4 KVR533D2D4F4/2G User Manual

Kingston Technology

Product codes

KVR533D2D4F4/2G

VALUERAM0479-001.A00

Page 4

T E C H N O L O G Y

Functional Block Diagram:

S0

DQS0

VSS

Notes:

1

. DQ-to-I/O wiring may be changed within a nibble

2

. There are two physical copies of each address/command/control

3. There are four physical copies of each clock

DQS0

DQS9

DQ4

DQ5

DQ6

DQ7

DQS9

DQS1

DQ8

DQ9

DQ10

DQ11

DM

D1

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS1

DQS10

DQ12

DQ13

DQ14

DQ15

DQS10

DQS2

DQ16

DQ17

DQ18

DQ19

DM

D2

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS2

DQS11

DQ20

DQ21

DQ22

DQ23

DQS11

DQS3

DQ24

DQ25

DQ26

DQ27

DM

D3

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS3

DQS12

DQ28

DQ29

DQ30

DQ31

DQS12

DQS4

DQ32

DQ33

DQ34

DQ35

DM

D4

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS4

DQS13

DQ36

DQ37

DQ38

DQ39

DQS13

DQS5

DQ40

DQ41

DQ42

DQ43

DM

D5

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS5

DQS14

DQ44

DQ45

DQ46

DQ47

DQS14

DQS6

DQ48

DQ49

DQ50

DQ51

DM

D6

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS6

DQS15

DQ52

DQ53

DQ54

DQ55

DQS15

DQS7

DQ56

DQ57

DQ58

DQ59

DM

D7

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS7

DQS16

DQ60

DQ61

DQ62

DQ63

DQS16

DQS8

CB0

CB1

CB2

CB3

DM

D8

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DQS8

DQS17

CB4

CB5

CB6

CB7

DQS17

A0

Serial PD

A1

A2

SA0 SA1 SA2

SDA

SCL

WP

DQ0

DQ1

DQ2

DQ3

DM

D0

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

A

M

B

PN0-PN13

PN0-PN13

PS0-PS9

PS0-PS9

SS0-SS9
SS0-SS9

WE (all SDRAMs)

CK/CK (all SDRAMs)

BA0-BA2 (all SDRAMs)

A0-A15 (all SDRAMs)

RAS (all SDRAMs)

CAS (all SDRAMs)

DM

D19

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D20

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D21

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D22

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D23

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D24

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D25

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D26

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D18

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D10

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D11

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D12

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D13

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D14

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D15

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D16

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D17

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D9

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D28

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D29

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D30

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D31

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D32

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D33

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D34

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D35

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

DM

D27

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS

S1

ODT -> ODT0 (all SDRAMs)

V

SS

D0-D35, AMB

D0-D35, SPD,

D0-D35

V

REF

SPD, AMB

V

DD

V

DDSPD

AMB

V

CC

V

TT

Terminators

V

TT

All address/command/control/clock

SN0-SN13

SN0-SN13

CKE0 -> CKE (D0-D17)

S0 -> CS (D0-D17)

CKE1 -> CKE (D18-D35)

S1 -> CS (D18-D35)

DQ0-DQ63

CB0-CB7

DQS0-DQS17
DQS0-DQS17

AMB

SCL

SDA

SA1-SA2

RESET

SCK/SCK

SA0