ADATA 4GB DDR3 PC3-12800 DC Kit AX3U1600GB2G9-AG User Manual

 

 

 

 

 

 

General Description

 

The ADATA’s AD64I1B16 is a 256Mx64 bits 2GB(2048MB) DDR3-1600(CL9)-9-9-24 SDRAM over clocking 

memory module, The SPD is programmed to JEDEC standard latency 1600Mbps timing of 9-9-9-28 at 1.5V. The 

module is composed of sixteen 128Mx8 bits CMOS DDR3 SDRAMs in FBGA package and one 2Kbit EEPROM in 

8pin TDFN package on a 240pin glass–epoxy printed circuit board. 

The AD64I1B16 is a Dual In-line Memory Module and intended for mounting onto 240-pins edge connector 

sockets. Synchronous design allows precise cycle control with the use of system clock. Data I/O transactions are 

possible on both edges of DQS. Range of operating frequencies, programmable latencies and burst lengths allow 

the same device to be useful for a variety of high bandwidth, high performance memory system applications.

 

 

Features
 

• Power supply (Normal): VDD & VDDQ = 1.5V ± 0.075V 

• 1.5V (SSTL_15 compatible) I/O 

• Timing Reference 
      - DDR3 1600 CL9-9-9-28 at 1.5V 

      - DDR3 1600 CL9-9-9-24 at 1.7V 

• Burst Length: 4, 8 
• Programmable Additive Latency: 0, CL - 2, or CL - 1 clock 

• Bi-directional, differential data strobe (DQS and /DQS) 

• Differential clock input (CK, /CK) operation 
• DLL aligns DQ and DQS transition with CK transition 

• Addresses are mirrored for second rank 

• Average Refresh Period 7.8us at lower then TCASE 85°C, 3.9us at 85°C < TCASE ≤ 95°C 
• 8-bit pre-fetch. 

• On Die Termination using ODT pin 

• 

Internal (self) calibration: Internal self calibration through ZQ pin (RZQ: 240 ohm ± 1%)

 

• EEPROM VDDSPD=3.3V (Typical) 

• PCB Height 30.00mm (1.181”), Double sided component 

• Clock Cycle Time (tCK):   
      - DDR3-1600 tCK=1.25ns 

• Refresh to Active/Refresh Command Time (tRFC): 110ns 

• Lead-free products are RoHS compliant 

AD64I1B16 

DDR3-1600G(CL9) 240-Pin O.C. U-DIMM 

2GB (256M x 64-bits)