Intel BX80525KY500512 User Manual

85

The buffer rise and fall edge rates should NOT be FASTER than 3ns. Edge rates faster than this in 
the system can contribute to signal reflections which endanger ITP compatibility with the target 
system. 

A low voltage buffer capable of drivin g 2.5V outputs such as an 74LVQ244 is suggested to 

eliminate the need for attenuation.

Simulation should be performed to verify that the edge rates of the buffer chosen are not too 

fast.

The pull-up resistor to 2. 5V keeps the TCK signal from floating when an ITP is not connected. 
The value of this resistor should be such that an ITP can still drive the signal low (~1k

Ω

). The trace 

lengths from the buffer to each of the agents should also be kept at a minimum to ensure good 
signal integrity.

The “synchronous” mode of an ITP, needed for debug of FRC pairs, is no longer supported. FRC 
mode must be disabled when debugging an FRC-capable system.

An ITP communicates to Pentium 

III

 Xeon processors by stopping their execution and sending/

receiving messages over boundary scan pins. As long as each processor is tied into the system 
boundary scan chain, an ITP can communicate with it. In the simplest case, the processors are back 
to back in the scan chain, with the boundary scan input (TDI) of the first processor connected up 
directly to the pin labeled TDI on the debug port and the boundary scan output of the last processor 
connected up to the pin labeled TDO on the debug port as shown in 

.

V

CC TAP

Pentium 

®

 II

Xeon™ Processor

TDI

TDO

TDI

TDO

TDI

TDO

TDI

TDO

TDI

TDO

Debug Port

(ITP)

TDI

TDO

PCIse

Component

TDI

TDO

PCIse

Component

Note:  See previous
table for recommended
pull-up resistor values.

Pentium II Xeon

       Processor

Pentium II Xeon

          Processor

Pentium II Xeon

        Processor