Intel D425 AU80610006252AA User Manual

Datasheet 

 133 

B/D/F/Type: 0/2/1/PCI 

Address Offset: 

2-3h 

Default Value: 

A002h 

Access:  

RO; 

Size: 16 

bits 

This register is unique in Function 1 (the Function 0 DID is separate). This difference 
in Device ID is necessary for allowing distinct Plug and Play enumeration of function 1 
when both function 0 and function 1 have the same class code. 

 

 

15:0 RO 

A002h 

Device Identification Number (DID):  
Device Identification Number  (DID):  This is a 
16 bit value Identifier assigned to the CPU Uncore 
core/primary PCI device.  
DT =A002h  
MB =A012h 

 

B/D/F/Type: 0/2/1/PCI 

Address Offset: 

4-5h 

Default Value: 

0000h 

Access: 

 RO; RW; 

Size: 16 

bits 

This 16-bit register provides basic control over the IGD's ability to respond to PCI 
cycles. The PCICMD Register in the IGD disables the IGD PCI compliant master 

accesses to main memory. 

15:11 RO 

00h Reserved (): 

10 RO  0b 

9 RO  0b 

Fast Back-to-Back (FB2B):  
Not Implemented. Hardwired to 0. 

8 RO  0b 

SERR Enable (SERRE):  
Not Implemented. Hardwired to 0. 

7 RO  0b 

Address/Data Stepping Enable (ADSTEP):  
 Not Implemented. Hardwired to 0. 

6 RO  0b 

Parity Error Enable (PERRE):  
Not Implemented. Hardwired to 0. Since the 
IGD belongs to the category of devices that 
does not corrupt programs or data in system 
memory or hard drives, the IGD ignores any 
parity error that it detects and continues with 
normal operation.