AMD amd64 architecture User Manual

•

128-bit Media Programming—This model uses the 128-bit XMM registers and supports integer
and floating-point operations on vector (packed) and scalar data types.

•

64-bit Media Programming—This model uses the 64-bit MMX™ registers and supports integer
and floating-point operations on vector (packed) and scalar data types.

•

x87 Floating-Point Programming—This model uses the 80-bit x87 registers and supports floating-
point operations on scalar data types.

Definitions assumed throughout this volume are listed below. The index at the end of this volume
cross-references topics within the volume. For other topics relating to the AMD64 architecture, see the
tables of contents and indexes of the other volumes.

Some of the following definitions assume a knowledge of the legacy x86 architecture. See “Related
Documents” on page xxviii for further information about the legacy x86 architecture.

1011b

A binary value—in this example, a 4-bit value.

F0EAh

A hexadecimal value—in this example a 2-byte value.

[1,2)

A range that includes the left-most value (in this case, 1) but excludes the right-most value (in this
case, 2).

7–4

A bit range, from bit 7 to 4, inclusive. The high-order bit is shown first.

128-bit media instructions

Instructions that use the 128-bit XMM registers. These are a combination of the SSE and SSE2
instruction sets.

64-bit media instructions

Instructions that use the 64-bit MMX registers. These are primarily a combination of MMX and
3DNow!™ instruction sets, with some additional instructions from the SSE and SSE2 instruction
sets.

16-bit mode

Legacy mode or compatibility mode in which a 16-bit address size is active. See legacy mode and
compatibility mode.