Intel i5-2500 BX80623I52500 User Manual
Product codes
BX80623I52500
Datasheet, Volume 1
89
Processor Pin and Signal Information
Note:
Pin names SA_ECC_CB[7:0] and SB_ECC_CB[7:0] are RSVD on desktop processors.
Figure 8-2. Socket Pinmap (Top View, Upper-Right Quadrant)
20 19 18 17 16 15 14 13 12 11 10 9
8
7
6
5
4
3
2
1
VSS
SB_MA[9]
SB_MA[1 4]
SB_CKE[1]
VSS
SA_ECC_CB[3]
SA_ECC_CB[6]
VSS
RSVD
SA_ DQ[31]
VSS
SA_ DQ[2 4]
VSS
SA_DQ[2 3]
VSS
RSVD_NCTF
AY
SM _DRAM RST#
SB_BS[2]
VSS
SB_CKE[2]
VSS
SA_ECC_CB[2]
SA_ECC_CB[7]
VSS VSS
SA_ DQ[30]
SA_DQS#[3]
SA_ DQ[2 9]
VSS
SA_DQ[1 9] SA_DQS[2] SA_DQ[17 ]
RSVD_NCTF
AW
SA_BS[2]
SA_ CKE[0] SA_ CKE [3]
VSS
SB_MA[1 5]
SB_CKE[3]
VSS
SA_DQS[8 ]
SA_DQS#[8]
VSS VSS
SA_ DQ[26] SA_ DQS[3] SA_ DQ[2 8]
VSS
SA_DQ[1 8]
SA_DQS#[2]
VSS
SA_DQ[16 ]
RSVD_ NCTF
AV
SA_ MA[14]
VDDQ
SA_ CKE [2] SB_ MA[1 1]
SB_CKE[0]
VSS
SA_ECC_CB[1]
SA_ECC_CB[4]
SA_ECC_CB[0]
SA_ECC_CB[5]
RSVD
SA_ DQ[27]
VSS
SA_ DQ[2 5]
VSS
SA_DQ[2 2]
VSS
SA_DQ[21 ] SA_DQ[20 ]
VSS
AU
SA_ MA[15] SA_ CKE[1] SB_ MA[1 2]
VSS VSS VSS
RSVD
VSS VSS
RSVD
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS
AT
VDDQ
VSS VSS VSS
SB_ECC_CB[3]
SB_ECC_CB[6]
VSS
SB_DQ[26 ] SB_DQ[30 ]
VSS
SB_ DQ[19 ] SB_ DQ[23] SB_ DQS[2] SB_ DQ[1 7] SB_DQ[2 1]
VSS
SA_DQ[1 1] SA_DQ[10 ] SA_DQ[14 ] SA_DQ[15 ]
AR
RSVD
SB_MA[4] SB_MA[5]
VSS
SB_ECC_CB[2]
SB_ECC_CB[7]
VSS
SB_DQ[27 ] SB_DQ[31 ]
VSS
SB_ DQ[18 ] SB_ DQ[22]
SB_DQS#[2]
SB_ DQ[1 6] SB_DQ[2 0]
VSS VSS
SA_DQS[1 ]
SA_DQS#[1]
VSS
AP
RSVD
VSS
SB_MA[8]
VSS
SB_DQS[8]
SB_DQS#[8]
VSS
SB_DQS[3 ]
SB_DQS#[3]
VSS VSS VSS VSS VSS VSS VSS
SA_DQ[9]
SA_DQ[13 ] SA_DQ[12 ]
SA_DQ[8]
AN
SB_MA[1] SB_MA[2] SB_MA[6]
VSS
SB_ECC_CB[1]
SB_ECC_CB[5]
VSS
SB_DQ[25 ] SB_DQ[24 ]
VSS
SB_ DQ[10 ] SB_ DQ[15] SB_ DQS[1]
SB_DQ[9]
SB_DQ[1 3]
VSS VSS VSS VSS VSS
AM
SB_CK[1]
VSS
SB_MA[7]
VSS
SB_ECC_CB[0]
SB_ECC_CB[4]
VSS
SB_DQ[29 ] SB_DQ[28 ]
VSS
SB_ DQ[11 ] SB_ DQ[14]
SB_DQS#[1]
SB_DQ[8]
SB_DQ[1 2]
VSS
SA_DQ[3] SA_DQ[2] SA_DQ[6] SA_DQ[7]
AL
SB_ CK#[1]
VCCIO
SB_MA[3]
VCCIO
VSS
VCCIO
VSS VSS
VCCPLL VCCPLL
VSS VSS VSS VSS VSS VSS VSS
SA_DQS[0 ]
SA_DQS#[0]
VSS
AK
VDDQ
SM _D RAM PWRO K
VSS
VCCIO VCCIO
VSS
VDDQ
VDDQ
VSS
RSVD
SB_DQ[2]
SB_DQ[3] SB_DQ[7] SB_DQ[6]
VSS
SA_DQ[1] SA_DQ[0] SA_DQ[4] SA_DQ[5]
AJ
VSS
SB_ DQS[0]
SB_DQS#[0]
VSS
FC_AH4
VSS VSS
FC_AH1
AH
SB_DQ[1] SB_DQ[0] SB_DQ[5] SB_DQ[4]
RSVD
FDI_INT
FDI_TX[7]
FDI_ TX#[7 ]
AG
VCCIO
VSS VSS VSS
RSVD
FDI_TX[6]
FDI_ TX#[6 ]
VSS
AF
FDI_TX#[5]
FDI_TX[5]
RSVD
FDI_FSYNC[1]
FDI_LSYNC[1]
VSS
FDI_COMPIO FDI_ICOMPO
AE
VSS
FDI_TX[4]
FDI_TX#[4]
VSS
FDI_TX[3]
FDI_ TX#[3 ]
FDI_TX[2]
FDI_ TX#[2 ]
AD
FDI_TX[0]
FDI_TX#[0]
VSS
FDI_FSYNC[0]
FDI_LSYNC[0]
FDI_ TX#[1 ]
FDI_TX[1]
VSS
AC
VCCIO
RSVD RSVD
VSS
VCCIO_SENSE
VSSIO_SENSE
AB
DMI_TX#[3]
DMI_TX[3 ]
VSS
DM I_RX#[3]
DMI_RX[3]
VCCIO
AA