MOKO TECHNOLOGY LIMITED MKBN02 User Manual

◆

 All pins can be configured as PWM signal

The two-wire interface can communicate with a bi-directional wired-AND bus with two lines (SCL, SDA). The protocol makes it possible to

interconnect up to 127 individually addressable devices. The interface is capable of clock stretching, supporting data rates of 100 kbps ,250kbps

and 400 kbps. The module has 2 TWI ports and they properties like following table.

TWI 0

Master

TWI 1

Master

The module has two programmer pins, respectively SWDCLK pin and SWDIO pin. The two pin Serial Wire Debug (SWD) interface provided as a

part of the Debug Access Port (DAP) offers a flexible and powerful mechanism for non- intrusive debugging of program code. Breakpoints and

single stepping are part of this support.

The SPI interfaces enable full duplex synchronous communication between devices. They support a three-wire (SCK, MISO, MOSI) bi-directional

bus with fast data transfers. The SPI Master can communicate with multiple slaves using individual chip select signals for each of the slave devices

attached to a bus. Control of chip select signals is left to the application through use of GPIO signals. SPI Master has double buffered I/O data.

The SPI Slave includes EasyDMA for data transfer directly to and from RAM allowing Slave data transfers to occur while the CPU is IDLE. The

GPIOs are used for each SPI interface line can be chosen from any GPIOs on the device and independently. This enables great flexibility in device

pinout and efficient use of printed circuit board space and signal routing.

The Universal Asynchronous Receiver/Transmitter offers fast, full-duplex, asynchronous serial communication with built-in flow control (CTS, RTS),

support in hardware up to 1 Mbps baud. Parity checking is supported. Support the following baudrate in bps unit:

1200/2400/4800/9600/14400/19200/28800/38400/57600/76800/115200. * Note: The GPIOs are used for each SPI/TWI/UART interface line can be

chosen from any GPIOs on the device and configed independently.

The 12 bit incremental Analog to Digital Converter (ADC) enables sampling of up to 8 external signals through a front-end multiplexer. The ADC

has configurable input and reference prescaling, and sample resolution (8,10, and 12 bit). * Note: The ADC module uses the same analog inputs

as the LPCOMP module. Only one of the modules can be enabled at the same time.

4

P0.28

Digital I/O; Analog input 4

5

P0.29

Digital I/O; Analog input 5

6

P0.30

Digital I/O; Analog input 6

7

P0.31

Digital I/O; Analog input 7

8

P0.02

Digital I/O; Analog input 0

11

P0.03

Digital I/O; Analog input 1

12

P0.04

Digital I/O; Analog input 2

13

P0.05

Digital I/O; Analog input 3