AMD Sempron™ Processor-In-a-Box 2500+ SDA2500BOX User Manual

31993A-1 September 2004

Chapter 2 discusses the AMD Athlon™ system bus architecture, 
design, and signal support that is used in the AMD Sempron™ 
processor model 10.

The AMD Athlon system bus architecture is designed to deliver 
excellent data movement bandwidth for next-generation x86 
platforms as well as the high-performance required by 
ent e rpr ise - c las s  a p p lica ti on   so f t wa re .  The  s yste m  b u s 
a rch i t e c t u re  c o n s i s t s   o f   t h re e   h i g h -s p e e d   ch a n n e l s   (a  
unidirectional processor request channel, a unidirectional 
probe channel, and a 64-bit bidirectional data channel), 
source-synchronous clocking, and a packet-based protocol. In 
addition, the system bus supports several control, clock, and 
legacy signals. The interface signals use an impedance 
controlled push-pull, low-voltage, swing-signaling technology 
contained within the Socket A socket.

For more information, see “AMD Athlon™ System Bus Signals” 
on page 6,

 

Chapter 10, “Pin Descriptions” on page 49, and the 

AMD Athlon™ and AMD Duron™ System Bus Specification, 
order# 21902.

The AMD Athlon system bus uses a low-voltage, swing-signaling 
technology, that has been enhanced to provide larger noise 
margins, reduced ringing, and variable voltage levels. The 
signals are push-pull and impedance compensated. The signal 
inputs use differential receivers that require a reference 
voltage (V

REF

). The reference signal is used by the receivers to 

determine if a signal is asserted or deasserted by the source. 
Termination resistors are not needed because the driver is 
impedance-matched to the motherboard and a high impedance 
reflection is used at the receiver to bring the signal past the 
input threshold.

For more information about pins and signals, see Chapter 10, 
“Pin Descriptions” on page 49.