Intel III 600 MHz 80526PZ600256 User Manual

Product codes
80526PZ600256
Page of 94
48
Datasheet
Pentium
®
III Processor for the PGA370 Socket at 500 MHz to 1.13 GHz
6. Intel recommends simulations not exceed a ringback value of V
REF
±200 mV to allow margin for other
sources of system noise.
7. A negative value for
ρ
indicates that the amplitude of ringback is above V
REF
. (i.e.,
φ
= -100 mV specifies the
signal cannot ringback below V
REF
+ 100 mV).
8.
φ
and
ρ
: are measured relative to V
REF
.
α
: is measured relative to V
REF
+ 200 mV.
3.3
AGTL+ Signal Quality Specifications and Measurement
Guidelines
3.3.1
Overshoot/Undershoot Guidelines
Overshoot (or undershoot) is the absolute value of the maximum voltage above the nominal high
voltage or below V
SS
. The overshoot guideline limits transitions beyond V
CC
or V
SS
due to the fast
signal edge rates. The processor can be damaged by repeated overshoot events on 1.5 V or 2.5 V
tolerant buffers if the charge is large enough (i.e., if the overshoot is great enough). Determining
the impact of an overshoot/undershoot condition requires knowledge of the magnitude, the pulse
direction and the activity factor (AF). Permanent damage to the processor is the likely result of
excessive overshoot/undershoot. Violating the overshoot/undershoot guideline will also make
satisfying the ringback specification difficult.
When performing simulations to determine impact of overshoot and overshoot, ESD diodes must
be properly characterized. ESD protection diodes do not act as voltage clamps and will not provide
overshoot or undershoot protection. ESD diodes modeled within Intel I/O Buffer models do not
clamp undershoot or overshoot and will yield correct simulation results. If other I/O buffer models
are being used to characterize the Pentium
III
processor performance, care must be taken to ensure
that ESD models do not clamp extreme voltage levels. Intel I/O Buffer models also contain I/O
capacitance characterization. Therefore, removing the ESD diodes from an I/O Buffer model will
impact results and may yield excessive overshoot/undershoot.
Figure 17. Low to High AGTL+ Receiver Ringback Tolerance
0.7V Clk Ref
Clock
Time
V
start
V
REF
- 0.2
V
REF
V
REF
+ 0.2
Note: High to low case is analogous
τ
α
δ
ρ
φ