Intel Z520PT CH80566EE014DT Data Sheet

Datasheet   

 

31 

The processor supports the THERMTRIP# signal for catastrophic thermal protection. 

An external thermal sensor should also be used to protect the processor and the 

system against excessive temperatures. Even with the activation of THERMTRIP#, 

which halts all processor internal clocks and activity, leakage current can be high 

enough such that the processor cannot be protected in all conditions without the 

removal of power to the processor. If the external thermal sensor detects a 

catastrophic processor temperature of 120°C (maximum), or if the THERMTRIP# 

signal is asserted, the V

CC

 supply to the processor must be turned off within 500 ms to 

prevent permanent silicon damage due to thermal runaway of the processor. 

THERMTRIP# functionality is not ensured if the PWRGOOD signal is not asserted. 

RSVD[3:0] must be tied directly to V

CCP

 (1.05 V)—non C6 rail to ensure proper 

operation of the processor. All other RSVD signals can be left as No Connect. 

Connection of these pins to V

CC

, V

SS

, or to any other signal (including each other) can 

result in component malfunction or incompatibility with future processors. See  

Section 

for a pin listing of the processor and the location of all RSVD pins.  

For reliable operation, always connect unused inputs or bidirectional signals to an 

appropriate signal level. Unused active low AGTL+ inputs may be left as no connects if 

AGTL+ termination is provided on the processor silicon. Unused active high inputs 

should be connected through a resistor to ground (V

SS

). Unused outputs can be left 

unconnected.  

The BSEL[2:0] signals are used to select the frequency of the processor input clock 

(BCLK[1:0]). These signals should be connected to the clock chip and the appropriate 

chipset on the platform. The BSEL encoding for BCLK[1:0] is shown in Table 4. 

L 

L 

H 

133 MHz 

H 

L 

H 

100 MHz 

NOTE:  All other bus selections reserved. 

To simplify the following discussion, the FSB signals have been combined into groups 

by buffer type. AGTL+ input signals have differential input buffers, which use GTLREF 

as a reference level. In this document, the term “AGTL+ Input” refers to the AGTL+ 

input group as well as the AGTL+ I/O group when receiving. Similarly, “AGTL+ 

Output” refers to the AGTL+ output group as well as the AGTL+ I/O group when 

driving.