Intel E7-8891 v2 CM8063601377422 User Manual

Product codes
CM8063601377422
Page of 504
Integrated I/O (IIO) Configuration Registers
394
Intel
®
 Xeon
® 
Processor E7-2800/4800/8800 v2 Product Family
Datasheet Volume Two: Functional Description, February 2014
14.6.58 IRPEGCREDITS
IRP Egress Credits.
Credits used by IRP when transmitting messages to various destinations on various 
rings. PCU microcode/BIOS should leave this register at default unless noted otherwise 
in the individual bit descriptions. These registers are made CSR only for the scenario 
that this might be needed for testing purposes.
11:9
RWS_L
0x0
orng_ln_3_sel:
Select the source of data to be driven to the next cluster on lane 3.
000: Select ring contents from previous cluster 
001: Select cluster outgoing data 
010: Select cluster incoming data 
011: Select debug bus lane 3 
111: Select debug bus lane 7 
Others: reserved
8:6
RWS_L
0x0
orng_ln_2_sel:
Select the source of data to be driven to the next cluster on lane 2.
000: Select ring contents from previous cluster 
001: Select cluster outgoing data
010: Select cluster incoming data 
011: Select debug bus lane 2 
111: Select debug bus lane 6 
Others: reserved
5:3
RWS_L
0x0
orng_ln_1_sel:
Select the source of data to be driven to the next cluster on lane 1.
000: Select ring contents from previous cluster 
001: Select cluster outgoing data 
010: Select cluster incoming data 
011: Select debug bus lane 1
111: Select debug bus lane 5 
Others: reserved
2:0
RWS_L
0x0
orng_ln_0_sel:
Select the source of data to be driven to the next cluster on lane 0.
000: Select ring contents from previous cluster 
001: Select cluster outgoing data 
010: Select cluster incoming data 
011: Select debug bus lane 0 
111: Select debug bus lane 4 
Others: reserved
Type:
CFG
PortID:
N/A
Bus:
0
Device:
5Function:0
Offset:
0x830, 0x834
Bit
Attr
Default
Description
downloadlike
ArtboardArtboardArtboard
Report Bug