Microchip Technology MCP3901EV-MCU16 Data Sheet

DS22192D-page 44

© 2011 Microchip Technology Inc.

The PHASE register (PHASE<7:0>) is a 7 bits + sign,
MSB first, two’s complement register that indicates how
much phase delay there should be between Channel 0
and Channel 1.

The reference channel for the delay is Channel 1,
which typically, is the voltage channel when used in
energy metering applications (i.e., when PHASE regis-
ter code is positive, Channel 0 is lagging Channel 1).

When PHASE register code is negative, Channel 0 is
leading versus Channel 1. 

The delay is given by the following formula:

7.3.1

PHASE RESOLUTION FROM OSR 

The timing resolution of the phase delay is 1/DMCLK,
or 1 µs, in the default configuration (MCLK = 4 MHz).
The PHASE register coding depends on the OSR
setting:

• OSR = 256: The delay can go from -128 to +127. 

PHASE<7> is the sign bit. Phase<6> is the MSB 
and PHASE<0> the LSB.

• OSR = 128: The delay can go from -64 to +63. 

PHASE<6> is the sign bit. Phase<5> is the MSB 
and PHASE<0> the LSB.

• OSR = 64: The delay can go from -32 to +31. 

PHASE<5> is the sign bit. Phase<4> is the MSB 
and PHASE<0> the LSB.

• OSR = 32: The delay can go from -16 to +15. 

PHASE<4> is the sign bit. Phase<3> is the MSB 
and PHASE<0> the LSB.

 

R/W-0 R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

PHASE<7>

PHASE<6>

PHASE<5>

PHASE<4>

PHASE<3>

PHASE<2>

PHASE<1>

PHASE<0>

bit 7

bit 0

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 7-0

PHASE<7:0>: CH0 Relative to CH1 Phase Delay bits

Delay = PHASE Register’s two’s complement code/DMCLK (Default PHASE = 0).