Microchip Technology AC244055 Data Sheet

 2011-2013 Microchip Technology Inc.

DS40001574C-page 267

24.6.2

CLOCK ARBITRATION

Clock arbitration occurs when the master, during any
receive, transmit or Repeated Start/Stop condition,
releases the SCL pin (SCL allowed to float high). When
the SCL pin is allowed to float high, the Baud Rate
Generator (BRG) is suspended from counting until the
SCL pin is actually sampled high. When the SCL pin is
sampled high, the Baud Rate Generator is reloaded
with the contents of SSPADD<7:0> and begins count-
ing. This ensures that the SCL high time will always be
at least one BRG rollover count in the event that the
clock is held low by an external device (

).

24.6.3

WCOL STATUS FLAG

If the user writes the SSPBUF when a Start, Restart,
Stop, Receive or Transmit sequence is in progress, the
WCOL is set and the contents of the buffer are
unchanged (the write does not occur). Any time the
WCOL bit is set it indicates that an action on SSPBUF
was attempted while the module was not idle.    

SDA

SCL

SCL deasserted but slave holds

DX ‚

 – 

1

DX

BRG

SCL is sampled high, reload takes
place and BRG starts its count

03h

02h

01h

00h (hold off)

03h

02h

Reload

BRG
Value

SCL low (clock arbitration)

SCL allowed to transition high

BRG decrements on

Q2 and Q4 cycles

Because queuing of events is not allowed,
writing to the lower five bits of SSPCON2
is disabled until the Start condition is
complete.