Microchip Technology MA320002 Data Sheet

Page of 214
PIC32MX3XX/4XX
DS61143H
-page 54
©
 2011 Microchip T
e
chnolo
g
y Inc.
 
TABLE 4-5:
INTERRUPT REGISTERS MAP FOR PIC32MX440F128H, PIC32MX440F256H AND PIC32MX440F512H DEVICES ONLY
(1)
V
irtual Address
(BF88_#
)
Regis
ter
Na
m
e
Bit Range
Bits
All
 R
e
set
s
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
1000
INTCON
31:16
SS0
0000
15:0
MVEC
TPC<2:0>
INT4EP
INT3EP
INT2EP
INT1EP
INT0EP
0000
1010 INTSTAT
(2)
31:16
0000
15:0
SRIPL<2:0>
VEC<5:0>
0000
1020
IPTMR
31:16
IPTMR<31:0>
0000
15:0
0000
1030
IFS0
31:16
I2C1MIF
I2C1SIF
I2C1BIF
U1TXIF
U1RXIF
U1EIF
OC5IF
IC5IF
T5IF
INT4IF
OC4IF
IC4IF
T4IF
0000
15:0
INT3IF
OC3IF
IC3IF
T3IF
INT2IF
OC2IF
IC2IF
T2IF
INT1IF
OC1IF
IC1IF
T1IF
INT0IF
CS1IF
CS0IF
CTIF
0000
1040
IFS1
31:16
USBIF
FCEIF
DMA3IF
DMA2IF
DMA1IF
DMA0IF
0000
15:0
RTCCIF
FSCMIF
I2C2MIF
I2C2SIF
I2C2BIF
U2TXIF
U2RXIF
U2EIF
SPI2RXIF
SPI2TXIF
SPI2EIF
CMP2IF
CMP1IF
PMPIF
AD1IF
CNIF
0000
1060
IEC0
31:16
I2C1MIE
I2C1SIE
I2C1BIE
U1TXIE
U1RXIE
U1EIE
OC5IE
IC5IE
T5IE
INT4IE
OC4IE
IC4IE
T4IE
0000
15:0
INT3IE
OC3IE
IC3IE
T3IE
INT2IE
OC2IE
IC2IE
T2IE
INT1IE
OC1IE
IC1IE
T1IE
INT0IE
CS1IE
CS0IE
CTIE
0000
1070
IEC1
31:16
USBIE
FCEIE
DMA3IE
DMA2IE
DMA1IE
DMA0IE
0000
15:0
RTCCIE
FSCMIE
I2C2MIE
I2C2SIE
I2C2BIE
U2TXIE
U2RXIE
U2EIE
SPI2RXIE
SPI2TXIE
SPI2EIE
CMP2IE
CMP1IE
PMPIE
AD1IE
CNIE
0000
1090
IPC0
31:16
INT0IP<2:0>
INT0IS<1:0>
CS1IP<2:0>
CS1IS<1:0>
0000
15:0
CS0IP<2:0>
CS0IS<1:0>
CTIP<2:0>
CTIS<1:0>
0000
10A0
IPC1
31:16
INT1IP<2:0>
INT1IS<1:0>
OC1IP<2:0>
OC1IS<1:0>
0000
15:0
IC1IP<2:0>
IC1IS<1:0>
T1IP<2:0>
T1IS<1:0>
0000
10B0
IPC2
31:16
INT2IP<2:0>
INT2IS<1:0>
OC2IP<2:0>
OC2IS<1:0>
0000
15:0
IC2IP<2:0>
IC2IS<1:0>
T2IP<2:0>
T2IS<1:0>
0000
10C0
IPC3
31:16
INT3IP<2:0>
INT3IS<1:0>
OC3IP<2:0>
OC3IS<1:0>
0000
15:0
IC3IP<2:0>
IC3IS<1:0>
T3IP<2:0>
T3IS<1:0>
0000
10D0
IPC4
31:16
INT4IP<2:0>
INT4IS<1:0>
OC4IP<2:0>
OC4IS<1:0>
0000
15:0
IC4IP<2:0>
IC4IS<1:0>
T4IP<2:0>
T4IS<1:0>
0000
10E0
IPC5
31:16
OC5IP<2:0>
OC5IS<1:0>
0000
15:0
IC5IP<2:0>
IC5IS<1:0>
T5IP<2:0>
T5IS<1:0>
0000
10F0
IPC6
31:16
AD1IP<2:0>
AD1IS<1:0>
CNIP<2:0>
CNIS<1:0>
0000
15:0
I2C1IP<2:0>
I2C1IS<1:0>
U1IP<2:0>
U1IS<1:0>
0000
1100
IPC7
31:16
SPI2IP<2:0>
SPI2IS<1:0>
CMP2IP<2:0>
CMP2IS<1:0>
0000
15:0
CMP1IP<2:0>
CMP1IS<1:0>
PMPIP<2:0>
PMPIS<1:0>
0000
1110
IPC8
31:16
RTCCIP<2:0>
RTCCIS<1:0>
FSCMIP<2:0>
FSCMIS<1:0>
0000
15:0
I2C2IP<2:0>
I2C2IS<1:0>
U2IP<2:0>
U2IS<1:0>
0000
1120
IPC9
31:16
DMA3IP<2:0>
DMA3IS<1:0>
DMA2IP<2:0>
DMA2IS<1:0>
0000
15:0
DMA1IP<2:0>
DMA1IS<1:0>
DMA0IP<2:0>
DMA0IS<1:0>
0000
1140
IPC11
31:16
0000
15:0
USBIP<2:0>
USBIS<1:0>
 
FCEIP<2:0>
FCEIS<1:0>
0000
Legend:
x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note
1:
Except where noted, all registers in this table have corresponding CLR, SET, and INV registers at their virtual addresses, plus offsets of 0x4, 0x8, and 0xC, respectively. See 
2:
This register does not have associated CLR, SET, and INV registers.