Microchip Technology MA330031-2 Data Sheet

 2011-2013 Microchip Technology Inc.

DS70000657H-page 317

R/W-0

U-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

CTMUEN

—

CTMUSIDL

TGEN

EDGEN

EDGSEQEN

IDISSEN

CTTRIG

bit 15

bit 8

U-0

U-0

U-0

U-0

U-0

U-0

U-0

U-0

—

—

—

—

—

—

—

—

bit 7

bit 0

Legend:
R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 15

CTMU Enable bit

1

 = Module is enabled

0

 = Module is disabled

bit 14

 Read as ‘0’

bit 13

 CTMU Stop in Idle Mode bit

1

 = Discontinues module operation when device enters Idle mode

0

 = Continues module operation in Idle mode

bit 12

 Time Generation Enable bit 

1

 = Enables edge delay generation

0

 = Disables edge delay generation

bit 11

 Edge Enable bit

1

 = Hardware modules are used to trigger edges (TMRx, CTEDx, etc.)

0

 = Software is used to trigger edges (manual set of EDGxSTAT)

bit 10

 Edge Sequence Enable bit

1

 = Edge 1 event must occur before Edge 2 event can occur

0

 = No edge sequence is needed

bit 9

Analog Current Source Control bit

1

 = Analog current source output is grounded

0

 = Analog current source output is not grounded

bit 8

ADC Trigger Control bit 

1

 = CTMU triggers ADC start of conversion

0

 = CTMU does not trigger ADC start of conversion

bit 7-0

 Read as ‘0’

The ADC module Sample-and-Hold capacitor is not automatically discharged between sample/conversion 
cycles. Software using the ADC as part of a capacitance measurement must discharge the ADC capacitor 
before conducting the measurement. The IDISSEN bit, when set to ‘1’, performs this function. The ADC 
must be sampling while the IDISSEN bit is active to connect the discharge sink to the capacitor array.