Microchip Technology MCP1630DM-DDBS1 Data Sheet

©

 2007 Microchip Technology Inc.

DS41211D-page 43

                          

R/W-1

R/W-1

R/W-1

R/W-1

R/W-1

R/W-1

R/W-1

R/W-1

GPPU

INTEDG

T0CS

T0SE

PSA

PS2

PS1

PS0

bit 7

bit 0

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 7

GPPU: GPIO Pull-up Enable bit

1

 = GPIO pull-ups are disabled

0

 = GPIO pull-ups are enabled by individual PORT latch values in WPU register

bit 6

INTEDG: Interrupt Edge Select bit

1

 = Interrupt on rising edge of INT pin

0

 = Interrupt on falling edge of INT pin

bit 5

T0CS: Timer0 Clock Source Select bit

1

 = Transition on T0CKI pin

0

 = Internal instruction cycle clock (F

OSC

/4)

bit 4

T0SE: Timer0 Source Edge Select bit

1

 = Increment on high-to-low transition on T0CKI pin

0

 = Increment on low-to-high transition on T0CKI pin

bit 3

PSA: Prescaler Assignment bit

1

 = Prescaler is assigned to the WDT

0

 = Prescaler is assigned to the Timer0 module

bit 2-0

PS<2:0>: Prescaler Rate Select bits

A dedicated 16-bit WDT postscaler is available. See Section 12.6 “Watchdog Timer (WDT)” for more 
information.

TMR0

Timer0 Module Register

xxxx xxxx

uuuu uuuu

INTCON

GIE

PEIE

T0IE

INTE

GPIE

T0IF

INTF

GPIF

0000 0000

0000 000x

OPTION_REG

GPPU

INTEDG

T0CS

T0SE

PSA

PS2

PS1

PS0

1111 1111

1111 1111

TRISIO

—

—

TRISIO5 TRISIO4 TRISIO3 TRISIO2 TRISIO1 TRISIO0

--11 1111

--11 1111

– = Unimplemented locations, read as ‘

0

’, 

u

 = unchanged, 

x

 = unknown. Shaded cells are not used by the Timer0 

module.

000
001
010
011
100
101
110
111

1 : 2
1 : 4
1 : 8
1 : 16
1 : 32
1 : 64
1 : 128
1 : 256

1 : 1
1 : 2
1 : 4
1 : 8
1 : 16
1 : 32
1 : 64
1 : 128

BIT VALUE

TIMER0 RATE WDT RATE