Microchip Technology ARD00385 Data Sheet

DS39957D-page 210

 2009-2011 Microchip Technology Inc.

The TMRx register pair (TMRxH:TMRxL) increments
from 0000h to FFFFh and overflows to 0000h. The
Timerx interrupt, if enabled, is generated on overflow
and is latched in the interrupt flag bit, TMRxIF.

 gives each module’s flag bit.

This interrupt can be enabled or disabled by setting or
clearing the TMRxIE bit, respectively. 

 gives

each module’s enable bit. 

If the ECCP modules are configured to use Timerx and
to generate a Special Event Trigger in Compare mode
(CCPxM<3:0> = 1011), this signal will reset Timerx. The
trigger from ECCP2 will also start an A/D conversion if
the A/D module is enabled. (For more information, see

.)

The module must be configured as either a timer or
synchronous counter to take advantage of this feature.
When used this way, the CCPRxH:CCPRxL register
pair effectively becomes a Period register for Timerx.
If Timerx is running in Asynchronous Counter mode,
the Reset operation may not work. 
In the event that a write to Timerx coincides with a
Special Event Trigger from an ECCP module, the write
will take precedence. 

3

PIR2<1>

5

PIR5<1>

7

PIR5<3>

3

PIE2<1>

5

PIE5<1>

7

PIE5<3>

The Special Event Triggers from the
ECCPx module will only clear the TMR3
register’s content, but not set the TMR3IF
interrupt flag bit (PIR1<0>). 

The CCP and ECCP modules use Timers,
1 through 8, for some modes. The assign-
ment of a particular timer to a CCP/ECCP
module is determined by the Timer to CCP
enable bits in the CCPTMRSx registers.
For more details, see 

,

 and 

.