Microchip Technology AC244045 Data Sheet

© 2009 Microchip Technology Inc.

DS41341E-page 53

There are as many as thirty-five general purpose I/O
pins available. Depending on which peripherals are
enabled, some or all of the pins may not be available as
general purpose I/O. In general, when a peripheral is
enabled, the associated pin may not be used as a
general purpose I/O pin.

The Alternate Pin Function Control (APFCON) register
is used to steer specific peripheral input and output
functions between different pins. The APFCON register
is shown in Register 6-1. For this device family, the
following functions can be moved between different
pins.

• SS (Slave Select)

• CCP2

U-0

U-0

U-0

U-0

U-0

U-0

R/W-0

R/W-0

—

—

—

—

—

—

SSSEL

CCP2SEL

bit 7

bit 0

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 7-2

Unimplemented: Read as ‘0’.

bit 1

SSSEL: SS Input Pin Selection bit

0

  = SS function is on RA5/AN4/CPS7/SS/V

CAP

1

  = SS function is on RA0/AN0/SS/V

CAP

bit 0

CCP2SEL: CCP2 Input/Output Pin Selection bit

0

 = CCP2 function is on RC1/T1OSI/CCP2

1

 = CCP2 function is on RB3/CCP2