Microchip Technology MA330011 Data Sheet

DS70165E-page 340

©

 2007 Microchip Technology Inc.

S MODES) TIMING REQUIREMENTS       

Standard Operating Conditions: 3.0V to 3.6V
(unless otherwise stated)
Operating temperature

-40°C

 

≤ 

T

A

 

≤ 

+85°C 

CS10

T

CSCKL

CSCK Input Low Time
(CSCK pin is an input)

T

CY

/2 + 20

—

—

ns

—

CSCK Output Low Time

(CSCK pin is an output)

30

—

—

ns

—

CS11

T

CSCKH

CSCK Input High Time
(CSCK pin is an input)

T

CY

/2 + 20

—

—

ns

—

CSCK Output High Time

(CSCK pin is an output)

30

—

—

ns

—

CS20

T

CSCKF

CSCK Output Fall Time

(CSCK pin is an output)

—

10

25

ns

—

CS21

T

CSCKR

CSCK Output Rise Time

(CSCK pin is an output)

—

10

25

ns

—

CS30

T

CSDOF

CSDO Data Output Fall Time

—

10

25

ns

—

CS31

T

CSDOR

CSDO Data Output Rise Time

—

10

25

ns

—

CS35

T

DV

Clock Edge to CSDO Data Valid

—

—

10

ns

—

CS36

T

DIV

Clock Edge to CSDO Tri-Stated

10

—

20

ns

—

CS40

T

CSDI

Setup Time of CSDI Data Input to
CSCK Edge (CSCK pin is input
or output)

20

—

—

ns

—

CS41

T

HCSDI

Hold Time of CSDI Data Input to
CSCK Edge (CSCK pin is input
or output)

20

—

—

ns

—

CS50

T

COFSF

COFS Fall Time
(COFS pin is output)

—

10

25

ns

CS51

T

COFSR

COFS Rise Time
(COFS pin is output)

—

10

25

ns

CS55

T

SCOFS

Setup Time of COFS Data Input 
to CSCK Edge (COFS pin is 
input)

20

—

—

ns

—

CS56

T

HCOFS

Hold Time of COFS Data Input to
CSCK Edge (COFS pin is input)

20

—

—

ns

—

These parameters are characterized but not tested in manufacturing.

Data in “Typ” column is at 5V, 25°C unless otherwise stated. Parameters are for design guidance only and 
are not tested.

The minimum clock period for CSCK is 100 ns. Therefore, the clock generated in Master mode must not 
violate this specification.

 Assumes 50 pF load on all DCI pins.