Microchip Technology AC244045 Data Sheet

DS41440C-page 98

 2010-2012 Microchip Technology Inc.

8.6.9

PIR4 REGISTER

The PIR4 register contains the interrupt flag bits, as
shown in 

.

             

Note 1: The PIR4 register is available only on the

PIC16(L)F1829 device.

2: Interrupt flag bits are set when an

interrupt condition occurs, regardless of
the state of its corresponding enable bit
or the Global Enable bit, GIE, of the
INTCON register. User software should
ensure the appropriate interrupt flag bits
are clear prior to enabling an interrupt.

U-0

U-0

U-0

U-0

U-0

U-0

R/W/HS-0/0 R/W/HS-0/0

—

—

—

—

—

—

BCL2IF

SSP2IF

bit 7

bit 0

Legend:
R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

u = Bit is unchanged

x = Bit is unknown

-n/n = Value at POR and BOR/Value at all other Resets

‘1’ = Bit is set

‘0’ = Bit is cleared

HS = Bit is set by hardware

bit 7-6

Unimplemented: Read as ‘0’

bit 1

BCL2IF: MSSP2 Bus Collision Interrupt Flag bit
1 = A Bus Collision was detected (must be cleared in software)
0 = No Bus collision was detected

bit 0

SSP2IF: Master Synchronous Serial Port 2 (MSSP2) Interrupt Flag bit
1 = The Transmission/Reception/Bus Condition is complete (must be cleared in software)
0 = Waiting to Transmit/Receive/Bus Condition in progress

This register is only available on PIC16(L)F1829.

INTCON

GIE PEIE

TMR0IE

INTE

IOCIE

TMR0IF

INTF

IOCIF

OPTION_REG

WPUEN

INTEDG

TMR0CS

TMR0SE

PSA

PS<2:0>

PIE1

TMR1GIE

ADIE

RCIE

TXIE

SSP1IE

CCP1IE

TMR2IE

TMR1IE

PIE2

OSFIE

C2IE

C1IE

EEIE

BCL1IE

—

—

CCP2IE

PIE3

—

—

CCP4IE

CCP3IE

TMR6IE

—

TMR4IE

—

PIE4

—

—

—

—

—

—

BCL2IE

SSP2IE

PIR1

TMR1GIF

ADIF

RCIF

TXIF

SSP1IF

CCP1IF

TMR2IF

TMR1IF

PIR2

OSFIF

C2IF

C1IF

EEIF

BCL1IF

—

—

CCP2IF

PIR3

—

—

CCP4IF

CCP3IF

TMR6IF

—

TMR4IF

—

PIR4

—

—

—

—

—

—

BCL2IF

SSP2IF

— Unimplemented locations read as ‘0’. Shaded cells are not used by interrupts.

PIC16(L)F1829 only.