Microchip Technology ADM00317 Data Sheet

DS22272C-page 64

© 2011-2012 Microchip Technology Inc.

The power source should be as clean as possible. The
power supply to the device is also used for the DAC
voltage reference internally if the internal V

DD

 is

selected as the resistor ladder’s reference voltage
(VREF1:VREF0 = 00 or 01).

Any noise induced on the V

DD

 line can affect the DAC

performance. Typical applications will require a bypass
capacitor in order to filter out high-frequency noise on
the V

DD

 line. The noise can be induced onto the power

supply’s traces or as a result of changes on the DAC
output. The bypass capacitor helps to minimize the
effect of these noise sources on signal integrity.

 shows an example of using two bypass

capacitors (a 10 µF tantalum capacitor and a 0.1 µF
ceramic capacitor) in parallel on the V

DD

 line. These

capacitors should be placed as close to the V

DD

 pin as

possible (within 4 mm). If the application circuit has
separate digital and analog power supplies, the V

DD

and V

SS

 pins of the device should reside on the analog

plane.

Analog 

V

DD

1

2

3

6

4

V

DD

SDA

SCL

V

SS

V

OUT

5

R1 R2

To MCU

R1 and R2 are I

2

C™ pull-up resistors:

R1 and R2: 

  5 k

Ω - 10 kΩ for f

SCL

=

100 kHz to 400 kHz

~700

Ω for f

SCL

=

3.4 MHz

C1: 0.1 µF 

capacitor

Ceramic

C2: 10 µF 

capacitor

Tantalum

C3: ~ 

0.1 µF 

Optional to reduce noise 

in V

OUT

 pin.

C4: 0.1 µF 

capacitor

Ceramic

C5: 10 µF 

capacitor

Tantalum

C2

C1

C3

Optional

(Note: V

DD

 is connected to the reference circuit internally.)

Output

V

REF

Analog 

V

DD

1

2

3

6

4

V

DD

SDA

SCL

V

SS

V

OUT

5

R1 R2

To MCU

C2

C1

C3

Optional

Output

V

REF

C4

Optional

V

REF

Note: Pin assignment is opposite in DFN-6 package. 

C5