Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

Pulse length is equal to ({FSLENHI,FSLEN} + 1) Transmit Clock periods, i.e., the pulse length can range from 1 to 16

Transmit Clock periods. If {FSLENHI,FSLEN} is 0, the Transmit Frame Sync signal is generated during one Transmit Clock

period.

This field defines the number of data words to be transferred after each transfer start, which is equal to (DATNB +1).

0: The lowest significant bit of the data register is shifted out first in the bit stream.
1: The most significant bit of the data register is shifted out first in the bit stream.

This bit defines the level driven on the TX_DATA pin while out of transmission. Note that if the pin is defined as multi-drive

by the PIO Controller, the pin is enabled only if the SCC TX_DATA output is 1.

0: Forbidden value (1-bit data length not supported). 
Any other value: The bit stream contains DATLEN + 1 data bits. Moreover, it defines the transfer size performed by the

PDCA assigned to the Transmit. If DATLEN is lower or equal to 7, data transfers are bytes, if DATLEN is between 8 and 15

(included), half-words are transferred, and for any other value, 32-bit words are transferred.

32058K AVR32-01/12