Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

After transmission, no interrupts are generated and the only statistics register that is incre-

mented is the pause frames transmitted register.

The receive block checks for valid preamble, FCS, alignment and length, presents received

frames to the DMA block and stores the frames destination address for use by the address

checking block. If, during frame reception, the frame is found to be too long or rx_er is asserted,

a bad frame indication is sent to the DMA block. The DMA block then ceases sending data to

memory. At the end of frame reception, the receive block indicates to the DMA block whether the

frame is good or bad. The DMA block recovers the current receive buffer if the frame was bad.

The receive block signals the register block to increment the alignment error, the CRC (FCS)

error, the short frame, long frame, jabber error, the receive symbol error statistics and the length

field mismatch statistics.
The enable bit for jumbo frames in the network configuration register allows the MACB to receive

jumbo frames of up to 10240 bytes in size. This operation does not form part of the IEEE802.3

specification and is disabled by default. When jumbo frames are enabled, frames received with a

frame size greater than 10240 bytes are discarded.

The address checking (or filter) block indicates to the DMA block which receive frames should

be copied to memory. Whether a frame is copied depends on what is enabled in the network

configuration register, the state of the external match pin, the contents of the specific address

and hash registers and the frame’s destination address. In this implementation of the MACB, the

frame’s source address is not checked. Provided that bit 18 of the Network Configuration regis-

ter is not set, a frame is not copied to memory if the MACB is transmitting in half duplex mode at

the time a destination address is received. If bit 18 of the Network Configuration register is set,

frames can be received while transmitting in half-duplex mode.
Ethernet frames are transmitted a byte at a time, least significant bit first. The first six bytes (48

bits) of an Ethernet frame make up the destination address. The first bit of the destination

address, the LSB of the first byte of the frame, is the group/individual bit: this is 

for multicast

addresses and 

for unicast. The 

address is the broadcast address, and a special

case of multicast.
The MACB supports recognition of four specific addresses. Each specific address requires two

registers, specific address register bottom and specific address register top. Specific address

register bottom stores the first four bytes of the destination address and specific address register

top contains the last two bytes. The addresses stored can be specific, group, local or universal.
The destination address of received frames is compared against the data stored in the specific

address registers once they have been activated. The addresses are deactivated at reset or

when their corresponding specific address register bottom is written. They are activated when

specific address register top is written. If a receive frame address matches an active address,

the frame is copied to memory.

32058K

AVR32-01/12