Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

Note that this interrupt is generated even if the clock is frozen by the FRZCLK bit.

Set by hardware when the USB controller detects a valid “End of Resume” signal initiated by the host. This triggers a USB

interrupt if EORSME = 1.
Shall be cleared by software (by setting the EORSMC bit) to acknowledge the interrupt.

Set by hardware when the USB controller sends a resume signal called “Upstream Resume”. This triggers a USB interrupt

if UPRSME = 1.
Shall be cleared by software (by setting the UPRSMC bit) to acknowledge the interrupt (USB clock inputs must be enabled

before).

Set by hardware when an interrupt is triggered by the endpoint X (UESTAX, UECONX). This triggers a USB interrupt if

EPXINTE = 1.
Cleared by hardware when the interrupt source is serviced.

Set by hardware when an interrupt is triggered by the DMA channel X. This triggers a USB interrupt if DMAXINTE = 1.
Cleared by hardware when the UDDMAX_STATUS interrupt source is cleared.

32058K

AVR32-01/12