Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

Shall be cleared by software (by setting the OVERFIC bit) to acknowledge the interrupt.

Set by hardware to signal that a STALL handshake has been sent. To do that, the software has to set the STALLRQ bit (by

setting the STALLRQS bit). This triggers an EPXINT interrupt if STALLEDE = 1.
Shall be cleared by software (by setting the STALLEDIC bit) to acknowledge the interrupt.

Set by hardware to signal that a CRC error has been detected in an isochronous OUT endpoint. The OUT packet is stored

in the bank as if no CRC error had occurred. This triggers an EPXINT interrupt if CRCERRE = 1.
Shall be cleared by software (by setting the CRCERRIC bit) to acknowledge the interrupt.

For non-control OUT endpoints, set by hardware when a short packet has been received.
For non-control IN endpoints, set by hardware when a short packet is transmitted upon ending a DMA transfer, thus signal-

ing an end of isochronous frame or a bulk or interrupt end of transfer, this only if the End of DMA Buffer Output Enable bit

(DMAEND_EN) and the Automatic Switch bit (AUTOSW) are set.
This triggers an EPXINT interrupt if SHORTPACKETE = 1.
Shall be cleared by software (by setting the SHORTPACKETC bit) to acknowledge the interrupt.

Set by hardware to indicate the PID of the current bank:

For IN transfers, it indicates the data toggle sequence that will be used for the next packet to be sent. This is not relative to

the current bank.
For OUT transfers, this value indicates the last data toggle sequence received on the current bank.
Note that by default DTSEQ = 01b, as if the last data toggle sequence was Data1, so the next sent or expected data toggle

sequence should be Data0.

Set by hardware to indicate the number of busy banks:

For IN endpoints, it indicates the number of banks filled by the user and ready for IN transfer. When all banks are free, this

triggers an EPXINT interrupt if NBUSYBKE = 1.

0

0

Data0

0

1

Data1

1

X

Reserved

0

0

0 (all banks free)

0

1

1

1

0

2

1

1

3

32058K

AVR32-01/12